「path delay」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

To provide a radio communication system capable of achieving the control of a modulation system that follows fluctuations of a propagation path and the control of a coding rate with little delay and operation amount.例文帳に追加

伝搬路の変動に追従した変調方式の制御と符号化率の制御とを少ない遅延及び演算量で実現可能な無線通信システムを提供することを目的とする。 - 特許庁

To provide a method and a device for economically and speedily testing a complicated integrated circuit without introducing a delay to the timing of a critical path.例文帳に追加

本発明の目的は、クリティカル・パスのタイミングに遅延を導入することなく、より経済的かつ迅速に、複雑な集積回路をテストするための方法及び装置を提供すること。 - 特許庁

To conduct fault recovery having compatibility with a current BLSR loopback operation that can exclude a delay in a BLSR node recovery path in a two-way multiplex section switch ring transmission system.例文帳に追加

双方向多重セクションスイッチリング伝送システムにおいて、ＢＬＳＲノード回復路に伴う遅延を排除でき、現在ＢＬＳＲループバック動作と互換性のある障害回復を行う。 - 特許庁

A folded Sagnac fiber optic acoustic sensor array (1200) operates in a manner similar to a Sagnac interferometer but uses a common delay path to reduce distributed pickup in downlead fibers.例文帳に追加

折り畳みサニャック光ファイバ音響センサアレイ（１２００）は、サニャック干渉計と同様の態様で動作するが共通の遅延経路を用いてダウンリードファイバにおける分散ピックアップを低減する。 - 特許庁

To reduce delay difference to be generated by passing through a different transmission path when a synchronization device receives time information and timing information to be supplied from a synchronization information supply device.例文帳に追加

同期情報供給装置より供給される時刻情報とタイミング情報とを同期装置が受信する際に、異なる伝送経路を経ることにより生ずる遅延差を軽減する。 - 特許庁

A cross value calculation part 24 calculates a delay time to be generated due to crosstalk under the worst conditions on the path by referring to layout data stored in a layout data storage part 28.例文帳に追加

クロストーク値計算部２４は、レイアウトデータ格納部２８に格納されるレイアウトデータを参照して、パスにおける最悪条件のクロストークによって発生する遅延時間を計算する。 - 特許庁

To improve the redundancy of communication path or the delay time difference before and after switching a communication system, when continuance of communication is achieved by performing handover between different communication systems.例文帳に追加

異なる通信システム間のハンドオーバを行って通信の継続を実現する場合に、通信経路の冗長性や通信システム切り替え前後の遅延時間差の改善を図る。 - 特許庁

To provide a multi-hop radio communication network in which each of radio communication terminals does not need to store information about a path for relaying a packet and no delay is caused when the packet is transmitted.例文帳に追加

パケットを中継する経路の情報を無線通信端末の各々が記憶する必要がなく、パケットを送信するときに遅延が生じないマルチホップ無線通信ネットワークを提供する。 - 特許庁

Threshold value processing for eliminating components lower than or equal with the threshold value is then performed on a delay profile determined by performing IFFT on a transmission path response by an IFFT part 41.例文帳に追加

そして、ＩＦＦＴ部４１により伝送路応答をＩＦＦＴして求められた遅延プロファイルに対して、前記しきい値以下の成分を除去するためのしきい値処理を行う。 - 特許庁

The delay analysis equipment 500 executes critical path detection process by a detection part 503 when a timing analysis result (a timing list 400) is input by an input part 501.例文帳に追加

遅延解析装置５００は、入力部５０１により、タイミング解析結果（タイミングリスト４００）が入力された場合、検出部５０３により、クリティカルパス検出処理を実行する。 - 特許庁

The first operational path operates a logical sum OR of the photoelectric switches 3, 4, which logical sum is then delivered to a delay timer ODT and output as a pulse PLS for determining operational timing.例文帳に追加

第一の演算経路は、まず光電スイッチ３，４の論理和ＯＲを演算し、遅延タイマＯＤＴを経て、演算タイミングを規定するパルスＰＬＳを出力するものである。 - 特許庁

After the correction of the offset of the carrier frequency, a 1st path for a channel impulse response causing a minimum delay spread is obtained and searched to correct (603) a timing offset of the spread code.例文帳に追加

搬送波周波数のオフセットの補正後、最小遅延拡散を生じるチャネル・インパルス応答の第１の径路を求めてサーチして拡散コードのタイミング・オフセットを補正６０３する。 - 特許庁

To attain satisfactory demodulation by eliminating effect of an ISI in the case that a delay time of a delayed wave with respect to a desired wave exceeds a guard interval period in a multi-path propagation line.例文帳に追加

マルチパス伝搬路において、希望波に対する遅延波の遅延時間がガードインタバル期間を超えた場合において、ＩＳＩの影響を取り除き良好な復調を可能とする。 - 特許庁

A window reproduction circuit 22 uses the delay profile to detect a symbol contour of a first reached path and specifies an FFT operation range for an FFT operation circuit 17.例文帳に追加

ウィンドウ再生回路２２は、この遅延プロファイルを用いて、最先に到達したパスのシンボル境界を検出し、ＦＦＴ演算回路１７に対してＦＦＴ演算範囲を特定する。 - 特許庁

For the low surrounding light condition, image conversion that does not cause delay by a partial transmissible and partial reflection mirror (42) is attained, by moving the mirror (42) to the outside of a main optical path (30).例文帳に追加

低い周囲光条件においては部分透過・部分反射ミラー（４２）を主光路（３０）外へ移動させてミラー（４２）による減衰を伴わないイメージ変換を可能にする。 - 特許庁

On the other hand, since a path of G111, G112 incorporate a NOR circuit G161 and an inverter G162, a change in a logical value at a point F is delivered to a point Fa by a delay of two gates.例文帳に追加

一方、Ｇ１１１，Ｇ１１２の経路ではＮＯＲ回路Ｇ１６１およびインバータＧ１６２をも介するので、ＦａにおいてはＦにおける論理値の変化が２ゲート分延長される。 - 特許庁

A timing value of the selected order circuit cell and a minimum path delay value of the searched multi-input cell are compared, and it is decided whether the searched multi-input cell is the glitch occurrence circuit.例文帳に追加

選択された順序回路セルのタイミング値と、探索された多入力セルの最小パス遅延値を比較し、探索された多入力セルがグリッチ発生回路であるか否かを判定する。 - 特許庁

The delay analysis device 500 accepts the input of the timing analysis result of an analysis object circuit 300, and a detection part 502 detects a critical path from the input timing analysis result.例文帳に追加

遅延解析装置５００は、解析対象回路３００のタイミング解析結果の入力を受け付け、検出部５０２により、入力されたタイミング解析結果からクリティカルパスを検出する。 - 特許庁

A controller 107 assigns a path of a high correlation value preferentially to the fingers 101 to 106 and rake apparatuses 111 to 113 on the basis of delay profile information given from the searcher 110.例文帳に追加

制御装置１０７は、サーチャ１１０から通知された遅延プロファイル情報を基に、相関値の高いパスを優先的にフィンガ１０１〜１０６、レイク装置１１１〜１１３に割り当てる。 - 特許庁

A waveform distortion discriminator 80 can discriminate whether the waveform of a reception path expressed by a correlation profile such as an impulse response and a delay profile is distorted.例文帳に追加

本発明における波形歪判別器８０が、インパルス応答や遅延プロファイルなどの相関プロファイルで表現される受信パスの波形が歪んでいるか否かを判別することができる。 - 特許庁

To perform a delay test while considering influences of crosstalk by using a scan path of a semiconductor integrated circuit in a circuit where data is exchanged between circuits belonging to different clock domains.例文帳に追加

異なるクロックドメインに属する回路間でデータの授受がある回路において、半導体集積回路のスキャンパスを用いてクロストークの影響を考慮した遅延試験を行うことができる。 - 特許庁

Transient analysis is performed only for one path predetermined in a multi-input cell and calculated delay of cell is supplied to a differential correction processing part 7 by a transient analysis processing part 4.例文帳に追加

過渡解析処理部４は、多入力セルにおいて予め定められた１つのパスに対してのみ過渡解析を行い、算出したセル遅延を差分補正処理部７に供給する。 - 特許庁

To obtain a communication method realizing smooth data communication, without increasing the transmission delay, even when a large number of communication units are connected on the same transmission path.例文帳に追加

同一伝送路上に接続された通信装置の数が多くなった場合においても、伝送遅延を増大させることなく、円滑なデータ通信を実現可能な通信方法を得ること。 - 特許庁

The output signal of the switching circuit rises according to a 1st signal inputted through a 1st path and falls according to a 2nd signal which is inputted through a 2nd path and has the same polarity with the 1st signal, but differs in propagation delay time.例文帳に追加

切替回路の出力信号は、第１の経路を介して入力される第１の信号に応じて立ち上がり、第２の経路を介して入力され、第１の信号と同一極性で伝播遅延時間が異なる第２の信号に応じて立ち下がる。 - 特許庁

The operation means includes a multiplier 24 for multiplying the transmission path estimation window S23 and the delay profile S21 to calculate a multiplication result S24; and an FFT part 25 for performing FFT, with respect to the multiplication result S24 to obtain a transmission path estimation result S25.例文帳に追加

演算手段は、伝送路推定窓Ｓ２３と遅延プロファイルＳ２１とを乗算して乗算結果Ｓ２４を算出する乗算器２４と、乗算結果Ｓ２４に対してＦＦＴを行って伝送路推定結果Ｓ２５を求めるＦＦＴ部２５とを有している。 - 特許庁

To minimize the frequency of executing circuit optimization and re-layout in stabilizing the timing of a path by adjusting a delay in the object path when a deviation from the timing is detected in a verification process conducted after layout for a circuit cell and wiring in a semiconductor device.例文帳に追加

半導体装置の回路セルや配線のレイアウト後の検証工程でタイミング違反が検出された場合に目的のパスのディレイを調整してパスのタイミングを収束させる際、回路最適化と再レイアウトの実行回数を可及的に少なくする。 - 特許庁

Consequently, a data output terminal having a delay circuit 14 is connected with the timing error path and a data output terminal not having the circuit can be connected to the path A.例文帳に追加

ＦＦ回路５を修正用ＦＦ回路５ａに置き換えることによって、遅延回路１４を有するデータ出力端子ＱＤをタイミングエラーパスに接続し、遅延回路を有さないデータ出力端子ＱはＦＦ回路５，９間の最大遅延パスＡに接続することが可能となる。 - 特許庁

In this automatic layout method of LSI used in the layout design of the LSI, for the layout of initial arrangement (step S103), by extracting a critical path (step S104), inserting a buffer to the extracted critical path (step S106) and then conducting timing-driven for improved arrangement (step S107), a layout result without delay violation paths or with few delay violation paths is obtained.例文帳に追加

ＬＳＩのレイアウト設計において用いられるＬＳＩの自動レイアウト方法において、初期配置のレイアウト（ステップＳ１０３）に対して、クリティカルパスを抽出し（ステップＳ１０４）、この抽出されたクリティカルパスにバッファを挿入した後に（ステップＳ１０６）、タイミングドリブン改良配置を行うことにより（ステップＳ１０７）、遅延違反パスが無いか、若しくは遅延違反パスが少ないレイアウト結果を得る。 - 特許庁

A test data pattern is transmitted from the electronic circuit cards 130, 140 to the electronic circuit card 150 at the next stage while changing delay time of the variable delay elements 134, 144 in step to judge propriety of the test data pattern returned from the electronic circuit card 150 at the next stage via a loop return path.例文帳に追加

可変遅延素子１３４、１４４の遅延時間を段階的に変えながら、試験データパターンを電子回路カード１３０、１４０から次段の電子回路カード１５０に送信し、次段の電子回路カード１５０からループリターンパスを経由して返信された試験データパターンの正否を判定する。 - 特許庁

Switches (113-116) for changing transmission paths of data signals (Sdw and Sdr) and strobe signals (Ssw and Ssr) and delay adjusting circuits (110-112) for adjusting delay time of the signal transferred through each path are provided in a system LSI chip (100a).例文帳に追加

システムＬＳＩチップ（１００ａ）内にデータ信号（Ｓｄｗ、Ｓｄｒ）およびストローブ信号（Ｓｓｗ、Ｓｓｒ）の送信経路を変更するスイッチ（１１３〜１１６）と、各経路を転送される信号の遅延時間を調整する遅延調整回路（１１０〜１１２）が設けられている。 - 特許庁

A wiring condition processing section 120 obtains the delay on a virtual wiring length on the basis of arrangement information 220 on the substrate of a semiconductor device, and when the above delay exceeds a reference, information that indicate the duty factor of a wide wiring are obtained and added to path information for the formation of wiring condition information 230.例文帳に追加

配線条件処理部１２０は、半導体素子の基板上の配置情報２２０に基づいて、仮想配線長のディレイ値を求め、これが基準値を越えている場合、幅広配線の使用率を示す情報を求め、パス情報に追加して配線条件情報２３０を作成する。 - 特許庁

At first, a net list 101 is inputted, and the maximum and minimum values of delay coefficients corresponding to the characteristics of respective clock paths at a data transmission side FF and a data reception side FF are set by a path-categorized delay coefficient setting process 104, and a timing analysis process 106 is executed.例文帳に追加

まず、ネットリスト１０１を入力とし、パス別遅延係数設定工程１０４によりデータ送り側ＦＦとデータ受け側ＦＦのクロックパスにそれぞれのパスの特徴に応じた遅延係数の最大値と最小値を設定し、タイミング解析工程１０６を行う。 - 特許庁

To adapt a network device to a broader network at a low cost by improving the adjustable range of differential delay of a path to the memory capacity of a differential delay absorption memory when the transmission data is transmitted by a hierarchy digital synchronization network while being mapped to a plurality of paths by a VCAT system.例文帳に追加

伝送データをＶＣＡＴ方式により複数のパスにマッピングして階層デジタル同期網により伝送する場合に、遅延差吸収メモリのメモリ容量に対するパスの遅延差の対応可能範囲を向上させ、より広範囲のネットワークに低コストで適応させる。 - 特許庁

Each of a plurality of switches 31-1 to 31-3 connected by a cascade connection includes a delay unit delaying transmission of a frame by a preset delay time based on a transmission path between the computing device 10 and the storages 41-46 corresponding to a transmission destination of the frame.例文帳に追加

縦続接続された複数のスイッチ３１−１〜３１−３のそれぞれは、フレームの伝送を、フレームの送信先に応じた計算装置１０と記憶装置４１〜４６との間の伝送経路に基づいて予め設定された遅延時間遅延させる遅延部をそなえる。 - 特許庁

The transmission path characteristic estimating part 48 compares each of a plurality of tap coefficients estimated over the period of the training signal with a threshold and sets the value of a coefficient corresponding to a delay time longer than a coefficient with a maximum delay time among coefficients with a value larger than a threshold to zero.例文帳に追加

伝送路特性推定部４８は、トレーニング信号の期間にわたって推定した複数のタップ係数のそれぞれをしきい値と比較し、しきい値よりも大きい値の係数のうち、遅延時間が最大となる係数よりも長い遅延時間に対応した係数の値をゼロに設定する。 - 特許庁

Many delay spread searchers, by the number of multi-paths, are assigned to a user where many paths take place and a few delay spread searchers are assigned to a user where a few paths take place, and a searcher that searches the entire area within a radius of a cell independently of a state of the multi-path is assigned to the area.例文帳に追加

マルチパスが多く発生しているユーザに対しては、そのマルチパスの数分だけの多くのデレイスプレッドサーチャを割り当て、マルチパスが少ないユーザに対しては、少ないデレイスプレッドサーチャを割り当て、そしてマルチパスの状況に関係なくセル半径全体をサーチするセルサーチャを割り当てる。 - 特許庁

To provide a wireless relay apparatus that accurately obtains a delay amount of a sneaked interference wave transmission path of an antenna to generate an interference reference signal with the same delay amount for canceling the interference wave and that accurately receives a radio wave with a particular frequency so as to enhance the reception accuracy of the radio wave and improve the transmission efficiency.例文帳に追加

アンテナの回り込み干渉波伝達経路の遅延量を正確に求めて、同一遅延量の干渉参照信号を生成してこの干渉波をキャンセルし、特定周波数の電波を正確に受信して、電波の受信精度を高めて伝送効率を向上させる。 - 特許庁

A first clock 118 is inputted, and the time delay of a variable delay circuit 203 is made to increase or decrease so that the phase of the first clock 118 is made identical with a first differential buffer output signal 213 which starts when a transmission path sending out signal 113 is a first reference voltage 151 or more.例文帳に追加

第１のクロック１１８を入力し、第１のクロック１１８と伝送路送出信号１１３が第１の参照電圧１５１以上のとき立ち上がる第１の差動バッファ出力信号２１３の位相を一致させるように可変遅延回路２０３の遅延時間を増減させる。 - 特許庁

Furthermore, the controllable test point 120 includes a delay element 123 for delaying, by the duration of propagation from the input terminal 101 to a node of the controllable test point 120 in the previous logical path, a timing at which to propagate a delay-failure-related signal from a failure generating section 121.例文帳に追加

また、可制御性テストポイント１２０は、故障生成部１２１から遅延故障に関する信号を伝搬するタイミングを、入力端子１０１から可制御性テストポイント１２０の接続地点までの前段の論理パスの伝搬時間分遅延させる遅延素子１２３を備えている。 - 特許庁

A delay amount measuring circuit for measuring the amount of delay in a specific section on a signal path through which pulse signals propagate is implemented as an OR circuit which computes and outputs a logical sum of, for example, pulse signals S1 input in the specific section and pulse signals S2 output from the specific section.例文帳に追加

パルス信号が伝搬される信号経路上の特定区間における遅延量を測定する遅延量測定回路を、例えば特定区間に入力されるパルス信号Ｓ１と特定区間から出力されるパルス信号Ｓ２の論理和を演算出力する論理和回路として実現する。 - 特許庁

A mean value calculation section 11 of a DSP 1 calculates the mean power of a delay profile and a valid data discrimination threshold calculating section 12 calculates a valid data discrimination threshold value to discriminate whether or not correlation data of the delay profile are valid path data, based on the means power.例文帳に追加

ＤＳＰ１の平均電力計算部１１は遅延プロファイルの平均電力を算出し、有効データ判定しきい値計算部１２は平均電力を基に遅延プロファイルの相関データが有効なパスのデータであるか否かを判定するための有効データ判定しきい値を計算する。 - 特許庁

Then, the control terminal 10 calculates distance of each path from transmission time of each path and delay time per optical fiber unit length, calculates an optical fiber loss allowed value from the distance and an optical fiber loss standard value, and when the optical fiber loss information is larger than the optical fiber loss allowed value, determines that there is an optical fiber not compliant with the loss standard value in the path.例文帳に追加

続いて制御端末装置１０は、各経路の伝送時間と光ファイバ単位長さ当たりの遅延時間から各経路の距離を算出し、距離と光ファイバ損失規格値から光ファイバロス許容値を求め、光ファイバロス情報が光ファイバロス許容値より大きい場合にその経路に損失規格値未準拠光ファイバがあると判定する。 - 特許庁

To provide a PMTU estimate value detection method on an IP network that can detect an estimate value of a PMTU(Path Maximum Transmission Unit) without the need for an IP router having a specific function and that does not generate a transfer delay due to fragmentation of transmission data on a path from a sender host to a destination target terminal and can enhance a data transmission efficiency.例文帳に追加

特別な機能を有するIPルータを必要としないで、PMTU（Path Maximum Transmission Unit）の見積もり値を検出し、送信元のホストから受信先のターゲット端末までの経路上を、伝送データのフラグメンテーションによる転送遅延を生じさせること無く、且つ、該伝送データの伝送効率を向上させることができるIPネットワークにおけるPMTU見積もり値検出方法を提供する。 - 特許庁

Thus, whether a present path can accommodate the requested traffic is discriminated, and when the traffic cannot be accommodated, only a required path is added, and the distribution of the traffic to each path is optimized through the setting of an object function on the basis of a network cost such as a network resource consumption, a delay, and the number of hops.例文帳に追加

こうすることにより、要求されているトラヒックが現在の経路で収容できるかどうかを判定できると共に、収容できない場合には、必要経路のみを追加することができ、ネットワークリソース消費量・遅延・ホップ数といったネットワークコストに基づく目的関数の設定により、各経路へのトラヒックの分布も最適にすることができる。 - 特許庁

A sequential circuit including a combination circuit has a detection circuit (FF_L and XNOR) which detects operation start of a data path having a delay value exceeding a clock term; and a change circuit (GCB) which changes only the clock term at a time when the detection circuit detects the operation start of the data path, into such a clock term as satisfying timing of the relevant data path.例文帳に追加

組み合わせ回路を含む順序回路は、クロック周期を超える遅延値を有するデータパスの動作開始を検出する検出回路（ＦＦ＿ＬとＸＮＯＲ）と、検出回路がそのデータパスの動作開始を検出した時のクロック周期のみを当該データパスのタイミングを満たすようなクロック周期へ変更する変更回路（ＧＣＢ）とを備える。 - 特許庁