「path delay」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

A preprocessing module 261 or the like includes a plurality of sub-processing blocks, and the module delay time is kept constant for each preprocessing module regardless of the path on which data pass through any sub-processing module.例文帳に追加

前処理モジュール２６_1等はさらに複数のサブ処理ブロックを含んでいるが、データがどういう経路でどういうサブ処理モジュールを通過しても、モジュール遅延時間は各前処理モジュールについて一定となるようにされている。 - 特許庁

A characteristic value extraction part 32 is configured to execute static path search by applying a slew to a signal waveform to be input to a hard macro, and to extract a characteristic value by calculating a delay time at a measurement point in the hard macro.例文帳に追加

特性値抽出部３２は、ハードマクロに入力する信号波形にスルーを与えて静的な経路探索を行なうことにより、ハードマクロ内の測定点における遅延時間を算出して特性値を抽出する。 - 特許庁

A delay circuit 4 is provided in a transmission path of at least one of the plurality of control signals, so that the circuit is configured so that signal levels of all the control signals are not simultaneously changed.例文帳に追加

複数の制御信号のうちの少なくとも１つの制御信号の伝送経路に遅延回路４が設けられたことにより、全ての制御信号の信号レベルが同時に変化することがないように構成されている。 - 特許庁

To increase a clock speed and a sampling speed and contribute to a reduced power consumption amount by shortening the critical path of an overall equalizer including algorithm and blocks with a minimum delay time.例文帳に追加

最小限の遅延時間によって、アルゴリズム・ブロックを含むイコライザ全体のクリティカルパスの短縮化を図り、クロック速度及びサンプリング速度の飛躍的な高速化を実現するとともに、電力消費量の低減にも寄与する。 - 特許庁

To improve the positioning accuracy of a molten resin in a mold and perform an accurate supply without delay of the supply timing and the like, by preventing the molten resin from adhering to path members before it sits in the mold.例文帳に追加

溶融樹脂が金型に着座前に経路部材に付着することを防止して、成形金型内での溶融樹脂の位置決め精度を向上させ、供給タイミングの遅れ等もなく正確に供給する。 - 特許庁

To correct a delay time difference between signals and to suppress deterioration of a reception characteristic even if input timing of the signal differs due to a difference in a radiowave transmissions path length and a cable length between reception antenna branches.例文帳に追加

受信アンテナブランチ間の電波伝搬経路長及びケーブル長の違いにより信号の入力タイミングが異なる場合であっても、各信号の遅延時間差を補正し、受信特性の劣化を抑制する。 - 特許庁

Also, the demodulation portions 104 appear in a delay profile prepared at reverse diffusion, count the number of selected paths used for the RAKE composite, and output signals indicating the number of paths (path number information) to a scheduler 151.例文帳に追加

また、復調部１０４は、逆拡散の際に作成する遅延プロファイルに現れ、ＲＡＫＥ合成に用いるために選択されたパスの数を計数し、パス数を示す信号（パス数情報）をスケジューラ１５１に出力する。 - 特許庁

A location computing part 31 computes the location of the cellular terminal 10, based on the computed propagation time and a correction value for correcting a propagation delay portion caused by multi-path in the computed propagation time.例文帳に追加

位置算出部３１が、算出された伝搬時間と当該算出された伝搬時間におけるマルチパスによる伝搬遅延分を補正するための補正値とに基づいて、セルラ端末１０の位置を算出する。 - 特許庁

The first disconnection circuit 18 is provided on a path of a control signal CTL1 to be inputted to the delay circuit 16 to disconnect the control signal CTL1 while the reset signal POROUT is active.例文帳に追加

第１の遮断回路１８は、遅延回路１６に入力される制御信号ＣＴＬ１の経路上に設けられ、リセット信号ＰＯＲＯＵＴが活性状態の間、制御信号ＣＴＬ１を遮断する。 - 特許庁

By detecting those malfunctioning states with the difference gates 181-183, and displaying them outside the LSI, changed condition of the delay condition in each critical path, with respect to changes in the operating power source voltage, can be recognized easily.例文帳に追加

それら誤動作状態を排他的論理和ゲート１８１〜１８３により検出し、ＬＳＩ外部で表示することで、動作電源電圧の変化に対する、クリティカル・パスでの遅延状態の変化状態が容易に分かる。 - 特許庁

To provide switchover between active/standby without occurrence of missing cells or duplicate cells and without increasing transfer delay, in a data transmission apparatus which assembles received user data into an ATM cell and sends it onto a transmission path.例文帳に追加

受信したユーザデータをＡＴＭセルに組み立てて伝送路へ送出するデータ伝送装置において、セルの欠落や重複なくかつ転送遅延を増加させることなく現用／予備の切り替えを行うこと。 - 特許庁

To provide a data error correcting apparatus or the like which ensures reliability and improves performance by ensuring control continuity by eliminating delay caused by path switching at the time of error detection in a transmission line duplexed system.例文帳に追加

伝送路二重化システムにおいて、エラー検出時のパス切り替えによる遅延を解消し、制御の連続性を確保し、信頼性確保、性能向上を図ることができるデータ誤り訂正装置などを提供する。 - 特許庁

A design method includes: (A) a step of calculating slack in the data path while reflecting delay variation of the clock signal in the clock distribution path caused by production variation; and (B) a step of changing positions of the clock branch point, the first clock terminal and second clock terminal so as to increase the calculated slack.例文帳に追加

本発明に係る設計方法は、（Ａ）製造ばらつきに起因するクロック分配経路におけるクロック信号の遅延変動を反映させながら、データ経路のスラックを算出するステップと、（Ｂ）算出されるスラックが増加するように、クロック分岐点、第１クロック端子及び第２クロック端子の位置を変更するステップ、とを含む。 - 特許庁

In an RTL (Register Transfer Level) logic circuit of a debug function part of an LSI, a dummy module 31 defined as a false path is inserted to designate the false path which does not require to adjust data delay time among paths between an FF (flip-flop) and an external output terminal 30 and between FFs having the same clock source.例文帳に追加

ＬＳＩのデバッグ機能部分のＲＴＬ論理回路において、ＦＦから外部出力端子３０とのパスや同一クロックソースを持つＦＦ間のパスのうち、データ遅延時間の調整が必要のないパスについて、フォルスパスを指定するために、フォルスパスであることを明示するダミーモジュール３１を挿入する。 - 特許庁

An MPD (Multi-Path Diversity) compatible terminal discrimination section 422 discriminates whether or not a terminal requesting common packet channel connection is a multi-path diversity compatible MIMO terminal that transmits a transmission signal with a high modulation multivalue number by forming a space-time code through the combination between the transmission signal and the delay component intentionally attached thereto.例文帳に追加

ＭＰＤ対応端末判定部４２２は、共通パケットチャネル接続要求している端末装置が意図的に付加した遅延成分との組み合わせで時空間符号を形成して高い変調多値数の信号を伝送するマルチパスダイバーシチ対応のＭＩＭＯ端末装置であるか否かを判定する。 - 特許庁

To provide wiring substrate equipment composed of two differential signal lines wired so as to be parallel to each other, wherein a difference of wiring path lengths is absorbed for a pair of differential signal lines about which regions with different mutual wiring path lengths are prepared to resolve a delay time difference in signals propagation, thereby improving the quality of signal transmission.例文帳に追加

本発明は、互いに並行して配線される２本の差動信号線からなり、互いの配線路長が異なる領域が形成される差動信号線対に対し配線路長の相違を吸収して、信号伝播の遅延時間差を解消し、信号伝送品質の向上化を得る配線基板装置を提供する。 - 特許庁

In each channel, the input signal is terminated in a terminating circuit 108 while it is simultaneously fed to a digital path (a comparator 104, a Schmitt trigger 110, a delay selection circuit 112, and a digital output driver 114) and to an analog path (an analog buffer 106, a switch 116, a bus 120, and an analog output buffer 130).例文帳に追加

各チャネルで、入力信号は、終端回路１０８で終端されると共に、デジタル経路（比較器１０４、シュミット・トリガ１１０、遅延選択回路１１２及びデジタル出力ドライバ１１４）及びアナログ経路（アナログ・バッファ１０６、スイッチ１１６、バス１２０、アナログ出力バッファ１３０）に同時に供給される。 - 特許庁

To shorten delay times of several symbols of a time interpolation system for interpolating transmission path characteristics by interpolating from reception SPs before and after the symbol interpolated in interpolating the transmission path characteristics of the symbol having not arranged with SPs from a reception SP signal distributed and arranged in a time direction.例文帳に追加

時間方向に分散配置された受信ＳＰ信号からＳＰが配置されていないシンボルの伝送路特性を補間する際、補間対象とするシンボルの前後の受信ＳＰから内挿補間することにより伝送路特性の補間を行う時間内挿方式の数シンボルの遅延時間を短縮する。 - 特許庁

To provide an optical phase modulation evaluation apparatus capable of measuring a relative inter-bit phase difference of an optical phase modulation signal by arbitrarily changing an optical path length of an optical phase retarder provided in one of arms of a bit delay interferometer and giving different two optical phase differences ϕ between two arms of the bit delay interferometer.例文帳に追加

ビット遅延干渉計の一方のアームに備えた光位相遅延器の光路長を任意に変化させて、ビット遅延干渉計の２つのアーム間に異なる２つの光位相差φを与えることによって、光位相変調信号の相対的なビット間位相差の測定を可能にした光位相変調評価装置を提供する。 - 特許庁

To realize communication of a server/client type application program with more excellent response performance that can cope with increase in a communication delay and reduction in a communication transfer speed due to factors such as use of a communication medium with a large delay and at a slow transfer rate, increase in number of intermediate communication passing places or increase or the like in a physical distance of a communication path.例文帳に追加

遅延が大きくかつ転送速度の遅い通信メディアの使用、中間通信経由地の増加、あるいは通信経路の物理的距離の増大等の要因による通信遅延の増大及び通信転送速度の低下に対応し、より応答性能の良いサーバー／クライアント型アプリケーションプログラムの通信を実現することを課題とする。 - 特許庁

A procedure comprises processing of analyzing a clock skew in a circuit, processing of analyzing information about timing violation, processing of analyzing information about output delay of each flip-flop, processing of analyzing information about cell characteristics, processing of optimizing the value of the clock skew, processing of adding a delay to a clock line, and processing of outputting information about a changed wiring path and logic.例文帳に追加

回路のクロックスキューを解析する処理と、タイミング違反の情報を解析する処理と、各フリップフロップの出力遅延の情報を解析する処理と、セル特性の情報を解析する処理し、クロックスキューの値を最適化する処理と、クロックラインに遅延を追加する処理と、変更された配線パス、論理の情報を出力する処理とで構成される。 - 特許庁

A synchronous tracking circuit makes a reverse diffusion code train of a receiving end track a diffusion code train of a sending end, synchronizing with it in phase and is equipped with a DDL(Delay Locked Loop) circuit 11 which makes synchronous tracking through a DDL control and an interference component estimating part 12 which estimates the components of the other paths interfering with a prescribed target path out of multi paths.例文帳に追加

受信側の逆拡散符号列の位相を送信側の拡散符号列の位相に同期して追跡させる同期追跡回路であり、同期追跡をDLL(Delay Locked Loop)制御により行なうDLL回路１１とマルチパスのうち所定の着目パスに対する他パスからの干渉成分を推定する干渉成分推定部１２を備えている。 - 特許庁

A noise component elimination part 20 of a delay profile analysis circuit 100-1 determines a modulation error ratio from a carrier symbol in which transmission path characteristics are equalized using an SP signal, estimates an S/N equivalent therewith and sets a threshold value.例文帳に追加

遅延プロファイル解析回路１００−１の雑音成分除去部２０が、ＳＰ信号を用いて伝送路特性を等化した後のキャリヤシンボルから変調誤差比を求め、これと等価のＳ／Ｎを推定し、しきい値を設定する。 - 特許庁

To provide a network management system which minimizes the delay in routing without loading a router and the network and the path setting block ratio with the node exchange power, and enables the routing on the restriction base, even in the Mandatory, Preferred conditions.例文帳に追加

ルータ及びネットワークに負荷をかけず、ルーティングにおける遅延を極小化し、ノードの交換能力によるパス設定ブロック率を極小化し、制約ベースのルーティングをMandatory，Preferred条件についても可能にするネットワーク管理システムを提供する。 - 特許庁

To considerably shorten a delay time for transfer processing of an optical signal in each communication terminal in an optical communication network system wherein a stream of data frames transmitted through a plurality of communication terminals logically forms a transmission path of a ring.例文帳に追加

複数の通信端末を伝達するデータフレームの流れが、論理的にリングの伝送パルスを形成する光通信ネットワークシステムにおいて、各通信端末における光信号の転送処理のための遅延時間を大幅に短縮させる。 - 特許庁

A transmission timing generator used in a transmit data path includes a high-frequency clock generator such as a phase lock loop and a delay lock loop or the like equipped with an input for receiving an oscillator or a base clock input.例文帳に追加

送信データ経路において使用する送信タイミング発生器が、オシレータ又は基準クロック入力を受取るための入力を具備しているフェーズロックループ又は遅延ロックループ等の高周波数クロック発生器を包含している。 - 特許庁

The parasitic capacity of the output pin of the logic circuit is separated from the load model composed of a load component, and the parasitic capacity corresponding to the logic path of the logic circuit to calculate delay time is added to the load model.例文帳に追加

論理回路の出力ピンの寄生容量を負荷構成素子からなる負荷モデルと分離し、遅延時間の計算をする前記論理回路の論理パスに応じた前記寄生容量を前記負荷モデルに加算するものである。 - 特許庁

An inter-code interference eliminating matrix generating section 140 generates an inter-code interference eliminating matrix indicative of an inter-code interference component associated with each symbol between the users on the basis of the delay profile obtained resulting from shifting the path position.例文帳に追加

符号間干渉除去行列生成部１４０は、パス位置がシフトされて得られた遅延プロファイルに基づいて、ユーザ間の各シンボルに関する符号間干渉成分を示す符号間干渉除去行列を生成する。 - 特許庁

Prior to the correlation detection processing using the common midamble, a preparatory correlation detection section 30 is provided and generates a delay profile using a fixed known code, the averaging processing is performed in this stage to prevent misdetection of the path.例文帳に追加

また、共通ミッドアンブルを用いた相関検出処理の前に、予備的な相関検出部３０を設け、固定既知コードを用いた遅延プロファイル作成を行い、この段階で平均化処理を行ってパスの誤検出を防止する。 - 特許庁

The delay time (optical path length difference) of the asymmetric interferometer is set longer than the half of a period from the light source, and a rearward pulse of the double pulse, and a forward pulse of the next double pulse are modulated, with the transmitter as a pair.例文帳に追加

非対称干渉計の遅延時間（光路長差）はパルス光源からの周期の半分よりも長く設定し、２重パルスの後ろ側のパルスと次の２重パルスの前側のパルスを一組にして送信機で変調する。 - 特許庁

To provide a method for manufacturing a semiconductor integrated circuit for reducing power consumption in the distribution of a clock signal, for compensating the amplitude of the clock signal, and for unifying the delay time of the clock signal of each distributed path.例文帳に追加

クロック信号の分配において低消費電力化を図り、クロック信号の振幅を補償しつつ、分配経路毎のクロック信号の遅延時間を均一化することができる半導体集積回路の製造方法を提供する。 - 特許庁

Further, different parts of the packets of the check sums are used to provide the forward error correction code, having a rate larger than 1/2, which can provide the communication path protection of high level for the burst loss with low decoding delay.例文帳に追加

さらに検査合計複数のパケットの異なる部分を用いることで、バースト消失に対する高いレベルの通信路保護を低い復号遅延にて提供できる、1/2より大きなレートを持つ順方向誤り訂正符号が提供される。 - 特許庁

Voltages of the nodes in each precise delay path 19 are accumulated in plural registers 18, and the accumulated voltages are supplied to plural priority order encoders 21, and the time priority order of arrival of the signal to the node is encoded.例文帳に追加

複数のレジスタ１８に精遅延経路１９の各々の中のノードの電圧を蓄積し、それら蓄積した電圧を複数の優先順位エンコーダ２１に供給して、信号のノードへの到達の時間優先順位をエンコードする。 - 特許庁

A correlator allocation part 82 sets correlator allocation for a high-speed search from control signals and the path position of the maximum power value from the power comparison part 81 and notifies a delay amount setting part 83 of correlator allocation information.例文帳に追加

相関器割当部８２は電力比較部８１からの制御信号及び最大電力値のパス位置から高速サーチ用の相関器割り当てを設定し、相関器割り当て情報を遅延量設定部８３に通知する。 - 特許庁

To define setup time and hold time of input data in relation to the input clock and I/O path delay time of output data in relation to the input clock when the clock of a built-in PLL is used in a macro cell.例文帳に追加

マクロセルにおいて内蔵ＰＬＬのクロックを使用するとき、入力クロックに対する入力データのセットアップ時間及びホールド時間、並びに入力クロックに対する出力データのＩ／Ｏパス遅延時間を定義できるようにする。 - 特許庁

To perform file transfer in the range of the code of a conventional all banks association TCP/IP procedure without altering it, to suppress the accumulation or delay of messages due to the band shortage of a communication path and to improve the precision of non-communication supervision processing.例文帳に追加

既存の全銀協ＴＣＰ／ＩＰ手順の規約を改変することなくその範囲内で実施でき、また、通信経路の帯域不足によるメッセージの滞留や遅延を抑制して、かつ、無通信監視処理の精度を高めること。 - 特許庁

To preclude occurrence of a delay in sheet transport due to wear of a feed roller, a change in the transporting speed relationship with a resist roller pair, etc. even if a feed roller pair and the resist roller pair are arranged lying in line on the sheet transporting path.例文帳に追加

フィードロール対とレジロール対とが用紙の搬送経路上で並んで配設された場合であっても、フィードロールの摩耗による用紙の搬送遅れやレジロール対との搬送速度関係の変化等が生じないようにする。 - 特許庁

Also, a delay means 8 for delaying the time that the reference wave S arrives at the receiving part 2 by a predetermined time, which is made later than the time for receiving the reflected wave R from the object, is provided in an optical path, where the reference wave reaches the receiving part 2.例文帳に追加

また、参照波Ｓが受信部２に到達する時刻を所定時間遅延させて物体からの反射波Ｒを受信する時刻の後とする遅延手段８を参照波が受信部２に至るまでの光路中に備える。 - 特許庁

To provide a wiring board formed with a wiring conductor configuring on the surface a transmission path whose transmission delay is prevented, and characterized by preventing the deterioration of insulating property, the increase of a dielectric loss and the change of a color, and to provide a method of manufacturing the wiring board.例文帳に追加

伝送遅延の抑制された伝送線路を構成する配線導体を表面に備え、絶縁性の低下、誘電損失の増大および変色が抑制された配線基板およびその製造方法を提供する。 - 特許庁

To make a variation in maximum correlation time position small, to stabilize FFT time synchronism, and to reduce deterioration in reception characteristic caused by inter-symbol interference even if a reception signal including a long delay path having electric power equivalent to equal electric power is received.例文帳に追加

等電力相当の長遅延パスを含む受信信号を受信している場合であっても、最大相関時間位置の変動が小さく、ＦＦＴ時間同期が安定し、シンボル間干渉による受信特性劣化を軽減する。 - 特許庁

To conduct communication with high quality by reducing multi-path fading due to an interference wave with a long delay from a wall face at an outdoor place or from a wall, a floor, a ceiling at an indoor place so as to enhance an error rate (BER) and a D/U (radio of a desired wave to an interference wave).例文帳に追加

屋外における壁面、屋内における壁、床、天井からの長遅延の干渉波によるマルチパスフェージングを低減させ、誤り率（BER ）、D/U （希望波と干渉波の比）を改善した高品質な通信を行うこと。 - 特許庁

To provide a waveform display capable of detecting a propagation delay difference without effect of frequency characteristics or noise of a signal path including an input means such as a probe, and to automatically correct a skew among measurement channels.例文帳に追加

プローブなどの入力手段を含む信号経路の周波数特性やノイズの影響を受けることなく伝播遅延差を検出でき、測定チャネル間におけるスキューを自動的に補正できる波形表示装置を提供すること。 - 特許庁

In a path search means, a warning is transmitted to the user when it is detected that the feedback loop is generated which does not include the delay element in the configuration circuit consisting of the plurality of signal processing software modules.例文帳に追加

経路探索手段において、複数個の信号処理ソフトウエアモジュールからなる構成回路中に、遅延素子が含まれないフィードバックループが生成されたことが検出された場合に、ユーザに対して警告を送出するようにする。 - 特許庁

Because the second pulse laser beam L_P goes through a delay optical path A-B-C-D, an attaining point of time of the second pulse laser beam L_P to a sample surface P is delayed as compared to the attaining point of time of the first pulse laser beam L_P to the sample surface P.例文帳に追加

第２のパルスレーザ光Ｌ_Ｐは遅延光路Ａ−Ｂ−Ｃ−Ｄを経由するので、第２のパルスレーザ光Ｌ_Ｐの試料面Ｐへの到達時点が、第１のパルスレーザ光Ｌ_Ｐの試料面Ｐへの到達時点よりも遅延する。 - 特許庁

In this case, the difference in the delay between divided output lights is eliminated by adding a part for correcting the difference in the optical paths (a distributing and equalizing means) to the double refraction element for optical path control which may cause the inequality of distribution.例文帳に追加

ここでは、分散が不等化となる原因である光路制御用複屈折素子に対して、光学的光路長差補正用の部品（分散等化手段）を付設することによって、分岐出力光間の遅延差を無くしている。 - 特許庁