「path delay」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The radio wave receiving level of each path is represented by the relative length of a path receiving level bar 32, the number of receiving paths denotes the number of the path receiving level bars 32, and the amount of delay of each path is represented by a relative interval between the path receiving level bars 32 in a receiving level display method and a mobile terminal in the CDMA communication system.例文帳に追加

各パスの電波の受信レベルは、パス受信レベルバー３２の相対的な長さで表され、受信したパスの数は、パス受信レベルバー３２の本数で、各パスの遅延量は、各パス受信レベルバー３２の相対的な間隔で表されるＣＤＭＡ通信方式の受信レベルの表示方法及び移動体端末である。 - 特許庁

A selection section 102 compares a diversity-transmitted delay profile of the base station device with a delay profile that is not diversity-transmitted, of the base station device without correction processing and selects a path.例文帳に追加

選択部１０２が、ダイバーシチ送信された基地局装置の遅延プロファイルとダイバーシチ送信されない基地局装置の遅延プロファイルを補正処理なしで比較してパスを選択する。 - 特許庁

To provide a semiconductor integrated circuit capable of selecting any optimum delay path among delay paths selected depending on the presence / absence of a blown fuse before a fuse is blown and adjusting clock skew.例文帳に追加

ヒューズ切断前に、ヒューズ切断の有無によって選択できる複数の遅延経路のいずれが最適かを選択でき、クロックスキューを調整可能な半導体集積回路を提供する。 - 特許庁

A delay path having a desired delay characteristic is selected and connected to the output terminal OUT by properly blowing out fuses in the connection selection circuits 30-1-30-n.例文帳に追加

接続選択回路３０−１〜３０−ｎ中のヒューズを適宜溶断することにより、所望の遅延特性を有する遅延パスが選択されて出力端子ＯＵＴに接続される。 - 特許庁

A delay profile generation portion 108 generates a delay profile indicating the timing of a signal of a path reaching an antenna by using a common pilot signal for each base station device included in a received signal.例文帳に追加

遅延プロファイル作成部１０８は、受信信号に含まれる基地局装置ごとの共通パイロット信号を用いて、アンテナに到来するパスのタイミングを示す遅延プロファイルを作成する。 - 特許庁

To ensure an accurate timing analysis by not applying a uniform delay factor but applying a delay factor depending on characteristics of each clock path, to branch clock lines.例文帳に追加

分岐後のクロックラインに対して、一律の遅延係数を適用するのではなく、各クロックパスの特徴に応じた遅延係数を適用することにより、正確なタイミング解析を行う。 - 特許庁

To execute accurate timing design by applying not any uniform delay coefficients but delay coefficients corresponding to the characteristics of each clock path to a branched clock line.例文帳に追加

分岐後のクロックラインに対して、一律の遅延係数を適用するのではなく、各クロックパスの特徴に応じた遅延係数を適用することにより、正確なタイミング設計を行う。 - 特許庁

A given delay path 2 that is made of the same material as the top plate 4 is provided like a ring on the outer periphery of the top plate 4 to delay the transmission of the microwave.例文帳に追加

その天板部４の外周部分の上には、マイクロ波の伝播を遅延させるための天板部４と同じ材質から形成された所定の遅延パス部２がリング状に設けられている。 - 特許庁

A maximum path delay reproducing circuit 4, including a circuit structure capable of reproducing a delay time equivalent of a maximum path delay time in an internal circuit 3 and/or a CPU 2 and operated by a system clock signal from a PLL circuit 1, which delays a prescribed signal by the circuit structure, is mounted on a chip.例文帳に追加

内部回路３および／またはＣＰＵ２での最大パス遅延時間と同等な遅延時間を再現可能であってＰＬＬ回路１からのシステムクロック信号によって動作する回路構造を含み、所定の信号を前記回路構造によって遅延させる最大パス遅延再現回路４をチップに搭載する。 - 特許庁

When a multi-path delay of a transmission path between an OFDM transmitter 2 and an OFDM receiver is high, the OFDM transmitter 2 generates a transmission signal one transmission frame of which includes N samples and guard bits by k samples and transmits the transmission signal so that the OFDM receiver copes with the magnitude of the multi-path delay by increasing the guard time.例文帳に追加

ＯＦＤＭ送信機２は、ＯＦＤＭ受信機との間の伝送路において、マルチパス遅延量が大きい場合には、１伝送フレームにＮ個のサンプルとｋサンプル分のガードビットとを含む伝送信号を生成して送信し、マルチパス遅延量の大きさに、ガード時間を長くすることにより対応する。 - 特許庁

A deviation between a teaching path and an actual path is intact used as a correction value to align the position of a welding gun 10 with the actual path, thereby eliminating the complicated processing for adjusting the position of the welding gun 10 to reduce the delay of correction control due to delay of processing (step b11, step b16).例文帳に追加

教示経路と実経路との偏差をそのまま補正値として利用して溶接ガン１０の位置を実経路に合わせることで溶接ガン１０の位置調整のための複雑な演算処理を排除し、演算処理の遅延に伴う補正制御の遅れを軽減する（ステップｂ１１，ステップｂ１６）。 - 特許庁

A deceleration control unit 32 of a transfer control unit 7 shortens the gap by decreasing the transfer speed of the mail to be sent to the delay transfer path 22, and an acceleration control unit 34 of the transfer control unit 7 elongates the gap by increasing the transfer speed of the mail to be sent to a main transfer path 23 downstream of the delay transfer path 22.例文帳に追加

搬送制御部７の減速制御部３２は、遅延搬送路２２へ送り込む郵便物の搬送速度を減速させてギャップを詰め、搬送制御部７の加速制御部３４は、遅延搬送路２２から下流側の主搬送路２３へ送り出す郵便物の搬送速度を加速してギャップを広げる。 - 特許庁

A determination part 133 determines whether the effective path position corresponds to the information of a mobile station using an added common channel inputted from a signal 103 in the path delay information having the effective path position closer than the certain threshold α.例文帳に追加

判定部１３３は、有効パス位置があるしきい値αよりも近いパス遅延情報のうち、信号１０３から入力される追加された共通チャネルを利用している移動局の情報に該当するかどうかを判定する。 - 特許庁

One feature of a calculating method of a phase difference in this device is to switch a delay element of one path of the first or second path for sequentially calculating a phase difference of the first and second path.例文帳に追加

本発明による位相誤差の算出方法は、第１経路または第２経路のいずれか一方の経路の遅延素子を切り替えて、第１経路と第２経路の位相誤差を順次算出することを一つの特徴とする。 - 特許庁

A heater 185 is formed on the feedback path 145 so as to be used at the time of tuning the time delay spectrum of the filter.例文帳に追加

ヒーター１８５が、フィルタの時間遅延スペクトラムをチューニングする際に用いられるようフィードバックパス１４５上に形成される。 - 特許庁

To carry out an accurate timing analysis while taking into consideration variance in delay in a chip corresponding to the number of gate stages of a path.例文帳に追加

パスにおけるゲート段数に応じたディレイのチップ内ばらつきを考慮して正確なタイミング解析を実施できるようにする。 - 特許庁

To generate a proper delay profile to detect a path with high accuracy even when transmission is stopped in the unit of slots.例文帳に追加

スロット単位での送信停止が生じた場合でも、適切な遅延プロファイルを生成して精度の高いパス検出を行う。 - 特許庁

By performing the deconvolution operation, probability distribution for the delay time between predetermined links on the communication path can be restored.例文帳に追加

逆畳み込み演算を行うことで、通信経路上の所定のリンク間の遅延時間の確率分布を復元することができる。 - 特許庁

RECEIVER AND RECEIVING METHOD FOR WIRE AND WIRELESS COMMUNICATIONS, IN WHICH EQUALIZER PERFORMANCE IS IMPROVED THROUGH MULTIPLE PATH DELAY ESTIMATION例文帳に追加

多重経路遅延推定を通じて等化器の性能を改善した、有無線通信のための受信器及びその受信方法 - 特許庁

Further, the band of the group is set in accordance with a delay spread of a propagation path to reduce a power difference between sub carriers in the group.例文帳に追加

また、伝播路の遅延広がりに応じてグループの帯域を設定して、グループ内のサブキャリア間の電力差を小さくする。 - 特許庁

A measurement part 101 acquires measured results of a packet loss rate X1 and packet delay variation X2 in each path by instructing respective end nodes.例文帳に追加

計測部１０１は、各エンドノードに指示してパスごとにパケットロス率X1およびパケット遅延変動X2の計測結果を取得する。 - 特許庁

To cope with a problem related to a chip level design, and to calculate accurate path delay even when crosstalk coupling exists.例文帳に追加

チップレベルの設計に関する問題に対処し、クロストークカップリングが存在する場合でも正確な経路遅延を計算すること。 - 特許庁

To provide a semiconductor integrated circuit which is prevented from malfunctioning due to the delay of a data signal on a critical path.例文帳に追加

クリティカルパス上でのデータ信号の遅延による誤動作を防ぐことができる半導体集積回路を得ることが目的である。 - 特許庁

To provide a semiconductor integrated circuit and its design method that does not require requiring special concern about delay times in scan path.例文帳に追加

スキャンパスにおける遅延時間に、特別な配慮を必要としない半導体集積回路とその設計方法を実現する。 - 特許庁

To calculate a correct path delay even when crosstalk coupling exists by dealing with a problem related to design of chip level.例文帳に追加

チップレベルの設計に関する問題に対処し、クロストークカップリングが存在する場合でも正確な経路遅延を計算すること。 - 特許庁

The delay time control signal and the compensation signal obtained in them are fed to a compensation device 5, where the signal are used to eliminate a disturbance component due to a relay output through a sneak path or a multi-path.例文帳に追加

ここで得られる遅延時間制御信号と補償信号は、補償器５に送られ、中継出力の回り込みまたはマルチパスによる妨害波成分の除去に供される。 - 特許庁

To provide a path selection circuit and a method which can improve a reception performance by changing a minimum selection path range based on a delay profile or tracking information.例文帳に追加

最小選択パス範囲を遅延プロファイル又はトラッキング情報に基づいて変えることにより、受信性能を向上させることができるパス選択回路及び方法を提供すること。 - 特許庁

To suppress packet losses, an increase in delay and the occurrence of residence when complementing a deficient band in one radio communication path by using another radio communication path and executing communication.例文帳に追加

一の無線通信経路にて不足した帯域を他の無線通信経路を用いて補完して通信を実行する際に、パケットロスや、遅延の増加や、滞留の発生を抑制する。 - 特許庁

A critical path margin measuring function 102 previously measures a limit value for a critical path in an LSI 101, and the measured result is stored in a memory 114 for storing a delay monitor result.例文帳に追加

クリティカルパスマージン測定機能１０２は予めＬＳＩ１０１の内部のクリティカルパスの限界値を測定し、その測定結果を遅延モニタ結果記憶用メモリ１１４に保持する。 - 特許庁

A peak detecting part 201 detects a peak exceeding a prescribed threshold on a delay profile and an equal path discriminating part 202 discriminates a peak presenting the same path from the detected peak.例文帳に追加

ピーク検出部２０１は、遅延プロファイル上で所定の閾値を越えるピークを検出し、同一パス判定部２０２は、検出されたピークから同一パスを示すピークを判定する。 - 特許庁

To provide fast output enable path and method for an integrated circuit device which effectively minimizes gate delay in the data of a critical integrated circuit device and a clock path.例文帳に追加

クリティカルな集積回路装置のデータおよびクロック経路におけるゲート遅延を有効に最小限にする集積回路装置のための高速出力イネーブル経路および方法を提供する。 - 特許庁

Path selection sections 105a to 105n cut a signal other than an effective path such as noise from a delay profile, outputs a channel estimation value obtained by selecting only the effective path to a JD demodulation section 106, and outputs the reception level of the effective path to multipliers 108a to 108n.例文帳に追加

パス選択部１０５ａ〜１０５ｎは、遅延プロファイルから雑音等の有効なパス以外の信号をカットして、有効なパスのみを選択して得られるチャネル推定値をＪＤ復調部１０６に出力し、有効なパスの受信レベルを乗算器１０８ａ〜１０８ｎに出力する。 - 特許庁

The device is provided with a path selecting part 5, which obtains mutual correlation of detected paths by a delay profile obtaining part 4, and selects a path for demodulation object according to the degree of the correlation, and demodulates a reception signal related to the selected path by the path selection part 5, out of receiving signals of a receiving circuit 2.例文帳に追加

遅延プロファイル取得部４により検出されたパス相互の相関を求め、その相関の度合に応じて復調対象のパスを選択するパス選択部５を設け、受信回路２の受信信号のうち、そのパス選択部５により選択されたパスに係る受信信号を復調する。 - 特許庁

The path processing unit 28 has an s path processing unit 29A, an r path processing unit 29B and a c path processing unit 29C, and each processing through the s, r, c paths is carried out in parallel while the start time is shifted by a prescribed unit time by the operation of two delay devices 30B, 30C.例文帳に追加

パス処理器２８は、ｓパス処理器２９Ａと、ｒパス処理器２９Ｂと、ｃパス処理器２９Ｃとを有し、ｓパス、ｒパス、ｃパスの各処理が、２つの遅延器３０Ｂ、３０Ｃの作用により所定の単位時間だけ開始時間がずらされた状態で並列に実行される。 - 特許庁

A difference value between a differential metric between a maximum likelihood path and a path in the direction of bit advance shift regarding an equalization signal provided for maximum likelihood decoding and a differential metric between the maximum likelihood path and a path in the direction of bit delay shift is made as a signal quality evaluation value dSAM.例文帳に追加

最尤復号処理に供給される等化信号についての最尤パスとビット進みシフト方向のパスの差メトリックと、等化信号についての最尤パスとビット遅れシフト方向のパスの差メトリックとの差に相当する値を信号品質評価値ｄＳＡＭとする。 - 特許庁

A synthesizing weight to be separated into paths is calculated from a plurality of delay profiles which are measured with the passage of time by a correlation operation, the delay profiles are composed by using the resultant weight, and path detection is performed to the synthetic delay profile.例文帳に追加

時間経過に伴って測定された複数の遅延プロファイルから、相関演算でパス分離する合成重みを算出し、得られた重みを使って上記遅延プロファイルを合成し、合成後の遅延プロファイルに対してパス検出を行う。 - 特許庁

A timing synchronous circuit 13 receives the demodulated propagation path signals S1-S4, adjusts the delay difference by delay chip numbers L1-L4 on the basis of the frame timing from the synchronous code generating circuit 11 and outputs the adjusted delay difference synchronously with a symbol rate.例文帳に追加

タイミング同期回路１３は、この復調された伝搬路信号Ｓ１〜Ｓ４を入力して、その遅延差を、同期コード発生回路１１からのフレームタイミングを基準とする遅延チップ数Ｌ１〜Ｌ４で調整し、シンボルレートに同期して出力する。 - 特許庁

A control means 103 controls the holding time that is a part of a period from the head of the delay wave in the maximum delay time to the end of the most preceding wave in the delay wave and the preceding wave included in the received signal, based on the transmission path response.例文帳に追加

制御手段１０３が、伝送路応答に基づいて、受信信号に含まれる遅延波と先行波において最大遅延時間の遅延波の先頭から最先の先行波の後尾までの期間の一部である保持期間を制御する。 - 特許庁

A delay operation part 1 refers to the timing constraint 4, calculates path delay to be added among all storage elements in the verification object circuit (RTL) 5 described by HDL and outputs a mathematical operation result to a delay added RTL generation section 2.例文帳に追加

遅延演算部１は、タイミング制約４を参照して、ＨＤＬで記述された検証対象回路（ＲＴＬ）５におけるすべての記憶素子間に付加すべきパス遅延を演算し、演算結果を遅延付加ＲＴＬ生成部２へ出力する。 - 特許庁

To provide a spread spectrum communication system receiver, that can reduce the storage amount of a delay profile in delay profile calculation, without deteriorating the tracking accuracy of reference reception timing in path searching, so as to reduce number of correlators operated at once in the calculation of the delay profile.例文帳に追加

パスサーチにおける基準受信タイミングのトラッキング精度を低下させることなく、遅延プロファイル計算中における遅延プロファイルの蓄積量を低減し、遅延プロファイルの計算の際に一度に動作する相関器の数を低減する。 - 特許庁

Next, the number of connection wiring paths that surpass preliminarily defined delay time in each divided connection wiring path group and also the total sum of the excessive delay time of the connection wiring paths exceeding the preliminarily defined delay time is calculated.例文帳に追加

次に、この分類した接続配線経路群毎に予め定められた遅延時間を越える接続配線経路の本数を算出するとともに、予め定められた遅延時間を越える接続配線経路の超過遅延時間の総和を算出する。 - 特許庁

In the ring system wherein a plurality of nodes are connected in a ring type, the total delay amount of the whole ring and/or the delay amount between the respective nodes are detected as the absolute phase delay amount by a multiframe using a specified byte of path overhead, and uninterruptible switching of the nodes is performed on the basis of the absolute phase delay amount.例文帳に追加

複数のノードがリング状に接続されたリングシステムであって、パスオーバーヘッドの所定バイトを用いたマルチフレームによってリング全体の総遅延量及び／又は各ノード間の遅延量を絶対位相遅延量として検出し、前記絶対位相遅延量に基づいて前記ノードの無瞬断切替えを行なう。 - 特許庁

To provide a ring system wherein the total delay amount of the whole ring and the delay amount between the respective nodes are detected as an absolute phase delay amount, especially in the case of ring construction or the like, and path switching is performed in an uninterruptible manner on the basis of the absolute phase delay amount when bus trouble is generated, and to provide the nodes of the ring system.例文帳に追加

リングシステムに関し、特にリング建設時等にリング全体の総遅延量と各ノード間の遅延量とを絶対位相遅延量として検出し、その絶対位相遅延量に基づいてパス障害発生時に無瞬断でパス切替えを行なうリングシステム及びそのノードを提供する。 - 特許庁

The netlist of the trial netlist and layout information in the case of initial layout and the delay value in the real load delay verification are applied so that it is possible to detect delay deterioration due to the changes of the number of steps, and the possibility of the delay deterioration due to the change of the path length in the stage of the initial layout of the evaluation target netlist.例文帳に追加

試行ネットリストのネットリストと初期配置時の配置情報と実負荷遅延検証での遅延値とを与えることにより、評価対象ネットリストの初期配置を行った段階で、段数変化による遅延劣化を検出でき、パス長変化による遅延劣化の可能性も検出できる。 - 特許庁

In a base station, a phase rotation amount is estimated which is at the time of being about to transmit data from each path of a delay profile in the past to compensate a phase of the delay profile based on the estimated value.例文帳に追加

基地局において、過去の遅延プロファイルの各パスからデータの送信を行おうとする時点での位相回転量を推定し、その推定値に基づいて遅延プロファイルの位相を補償する。 - 特許庁