「path delay」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To estimate transmission line characteristics with high precision for a short delay time multi-path even if there might exist a delayed wave through a long delay time multi-path other than a delayed wave through the short delay time multi-path where the transmission line characteristics are varied largely in terms of time.例文帳に追加

伝送路特性が時間的に大きく変動する遅延時間の短いマルチパスの遅延波の他に遅延時間の長いマルチパスの遅延波が存在しても遅延時間の短いマルチパスに対しての伝送路特性を高精度に推定することを可能にする。 - 特許庁

Necessary information is inputted (S101), all cells are automatically arranged (S102), the initial outline wiring for the entire net is carried out (S103), the delay time of each path is calculated in a delay analysis process 104, and a critical path violating the delay constraint value of each path.例文帳に追加

必要な情報を入力し（Ｓ１０１）、全セルの自動配置を行い（Ｓ１０２）、全ネットの初期概略配線を実行し（Ｓ１０３）、遅延解析工程１０４で各パスの遅延時間を計算し、各パスの遅延制約値を違反するクリティカルパスを抽出する。 - 特許庁

CRITICAL PATH EVALUATION METHOD AND DELAY-CONDITION MEASUREMENT CIRCUIT, AND LSI MANUFACTURING METHOD例文帳に追加

クリティカル・パス評価方法及び遅延状態計測回路、並びにＬＳＩ製造方法 - 特許庁

METHOD AND RECEIVER FOR DETECTING DELAY WAVES IN MULTI- PATH DIGITAL WIRELESS COMMUNICATION例文帳に追加

マルチパスデジタル無線通信において複数の遅延波を検出する方法および受信機 - 特許庁

A user discrimination section 111 detects a maximum path by each user on the basis of the delay profile.例文帳に追加

ユーザ判定部１１１は、遅延プロファイルに基づいて、ユーザ毎に最大パスを検出する。 - 特許庁

The maximum path delay between the first block and the second block is calculated from the longest distance.例文帳に追加

この最長距離から、第１のブロックと第２のブロックとの最大パスディレイを算出する。 - 特許庁

An offset control section A5 sets the detection range, on the basis of the least delay amount, and the greatest delay amount among the delay amounts of the valid path to detect the valid path in a cell, sets the offset to detect a path, by taking some time within the range and supplies it to a delay circuit A7 for the offset.例文帳に追加

オフセット制御部Ａ５はセル内の有効パスを検出するために、有効パスの遅延量のうち、最も小さい遅延量と最も大きい遅延量とから検出範囲を設定し、その範囲内をある程度の時間をかけてパス検出するようにオフセットを設定し、それをオフセット用遅延回路Ａ７に供給する。 - 特許庁

The delay value of a signal path is adjusted by changing the delay values of delay gates 1A, 2A, 3A and 3B in such a way as to change the threshold voltage of a part or all of two or more transistors 10p and 10n inserted in the signal path constituting the delay gates 1A, 2A, 3A and 3B.例文帳に追加

信号パスに挿入されたディレイゲート１Ａ，２Ａ，３Ａ，３Ｂを構成する複数のトランジスタ１０ｐ，１０ｎの一部または全部の閾値電圧を変更することにより、ディレイゲート１Ａ，２Ａ，３Ａ，３Ｂのディレイ値を変更し、信号パスのディレイ値を調整する。 - 特許庁

To construct a transmission path assuring a transmission band and having no variation in delay even if the transmission path has one system (one channel).例文帳に追加

伝送路が１系統（１チャンネル）であっても、伝送帯域が保証された遅延のゆらぎのない伝送路を構築する。 - 特許庁

To provide a parallel pre-corder circuit which operates at high speed by suppressing an increase in circuit scale and reducing a delay in a maximum delay path.例文帳に追加

回路規模の増大を抑制するとともに、最大遅延経路の遅延を低減して高速に動作するパラレルプリコーダ回路を得ること。 - 特許庁

In particular, the delay profile estimation circuit 19 defines a time difference between the FFT operation starting position and a finally reached path as a delay spread.例文帳に追加

特に、遅延プロファイル推定回路１９は、ＦＦＴ演算開始位置と最後に到達したパスとの時間差を遅延広がりとする。 - 特許庁

To estimate a multi-path in excess of a maximum estimate possible delay time without deteriorating the multi-path estimate capability within a maximum estimate possible delay time estimated in advance in a wireless communication system.例文帳に追加

無線通信システムに予め想定された最大推定可能遅延時間内のマルチパス推定能力を劣化させること無く、最大推定可能遅延時間をこえたマルチパスを推定する。 - 特許庁

To normally equalize channels when a multi-path having a delay time within a GI length and large amplitude is received and when the delay time of the multi-path exceeds the GI length.例文帳に追加

マルチパスの遅延時間がＧＩ長以内であって、振幅が大きいマルチパスを受信する場合、およびマルチパスの遅延時間がＧＩ長を越える場合に、正常にチャネル等化を行う。 - 特許庁

Besides, only an effective path is extracted from the delay profile provided by the mid-amble correlative arithmetic by threshold decision or the like in a path decider 1 and a new delay profile is prepared.例文帳に追加

また、パス判定器１で、ミッドアンブル相関演算によって得られた遅延プロファイルからしきい値判定などにより有効パスのみを抽出して新たな遅延プロファイルを作成する。 - 特許庁

A window width excess detection section 110 detects whether or not the delay spread of the path for the received signal exceeds a detection window for path selection or detects a delay amount in excess of the detection window.例文帳に追加

窓幅越え検出部１１０は、受信信号のパスの遅延広がりがパス選択のための検出窓を越えているか否か又は検出窓を越えた遅延量を検出する。 - 特許庁

The delay calculation part 11 corrects the maximum value and the minimum value of the delay value of the signal propagating through the first path and the second path on the basis of the result of lithography simulation.例文帳に追加

遅延計算部１１は、リソグラフィシミュレーションの結果に基づいて、第１パス及び第２パスをそれぞれ伝搬する信号の遅延値の最大値及び最小値を修正する。 - 特許庁

An effective path determination part 134 detects path delay information having an effective path position closer than a certain threshold α on the basis of the effective path position information 111 to 11m of a path search result outputted from an individual channel receiving part.例文帳に追加

有効パス判定部１３４は個別チャネル受信部から出力されたパスサーチ結果の有効パス位置情報１１１〜１１ｍに基づいて、有効パス位置があるしきい値αよりも近いパス遅延情報を検出する。 - 特許庁

A path search part 57 composed of a delay profile and a path timing measurement part cyclically searches for a path and a path shift measurement/control part 60 generates control signals 68 based on the shift of the timing 69 of the searched path.例文帳に追加

遅延プロファイルおよびパスタイミング測定部から成るパスサーチ部５７は周期的にパスサーチを行い、パス偏移測定・制御部６０はサーチされたパスのタイミング６９の偏移に基いて制御信号６８を生成する。 - 特許庁

To function, over a wide range of channel states, and to detect a first significant path with high reliability, even if a delay path of large energy exists in a multi-path environment.例文帳に追加

広範なチャネル状態にわたって機能し、マルチパス環境でたとえ大きなエネルギの遅延パスが存在したとしても最初の有意のパスを信頼性高く検出すること。 - 特許庁

The path position discrimination section 13 discriminates a propagation delay between the mobile unit and a base station 1 on the basis of a path position at slowest timing in the power distribution of path positional information.例文帳に追加

パス位置判定部１３はパス位置情報の電力分布において、最も遅いタイミングのパス位置を基に移動機と基地局１との伝播遅延を判定する。 - 特許庁

A path timing detecting section 12 detects path timing from a baseband spread signal from a wireless receiving section 11 and delivers it as path information (delay profile) to a data base section 15.例文帳に追加

パスタイミング検出部１２は、無線受信部１１からのベースバンド拡散信号よりパスタイミングを検出しパス情報（遅延プロファイル）としてデータベース部１５へ出力する。 - 特許庁

Then, when the path timing is received from a delay amount/path number detecting unit 15, the RAKE receiving unit 16 determines a read address that is a position for starting reading, based on the path timing.例文帳に追加

そして、ＲＡＫＥ受信部１６は、遅延量パス数検出部１５からパスタイミングを受信すると、パスタイミングを基にリードを開始する位置であるリードアドレスを決定する。 - 特許庁

According to this, increase in delay and decrease in delay of the power source noise quantity (delay time×power source noise amplitude) an internal signal of the semiconductor integrated circuit receives when passing through a delay path circuit are substantially equalized to each other.例文帳に追加

これにより、半導体集積回路の内部信号が遅延パス回路を通過する際に受ける電源ノイズ量（遅延時間×電源ノイズ振幅）の遅延増加分と遅延減少分をほぼ等しくする。 - 特許庁

A delay element 24 on the coupling path 11 is sent from the transmitter 26 and used to adjust a delay in the coupling path 11 so as to correspond to a delay of the transmitter signal received by the transmission scanning receiver 17.例文帳に追加

結合経路１１における遅延素子２４は、送信機２６より送信されて送信スキャニングレシーバ１７で受信された送信機信号の遅延に対応するように結合経路１１の遅延を調整するのに使用される。 - 特許庁

A timing analysis step 106 uses the net list 101, a constraint file 102, a delay information file 103 and a path-specific delay factor file 105 set in the path-specific delay factor setting step 104 to execute a setup check and a hold check and thereby a timing analysis depending on path characteristics.例文帳に追加

次に、タイミング解析工程１０６では、ネットリスト１０１、制約ファイル１０２、遅延情報ファイル１０３と、パス別遅延係数設定工程１０４で設定されたパス別遅延係数ファイル１０５を用いてセットアップチェック、ホールドチェックを行うことより、パスの特徴に応じたタイミング解析を行う。 - 特許庁

A valid path decision section 3 decides a valid path, on the basis of a correlation result by each delay amount and a delay amount by each peak from a correlation calculating section B4 and supplies valid path information to an inverse spread section or the like.例文帳に追加

有効パス判定部３は相関算出部Ａ２から遅延量毎の相関結果と相関算出部Ｂ４からのピーク毎の遅延量とから有効パスを判定し、その有効パス情報を逆拡散部等へ供給する。 - 特許庁

A transmission path estimating device 20 includes an IFFT means for obtaining a delay profile, by performing IFFT with respect to a pilot symbol SP extracted from an OFDM signal IN; a generation means for determining a path presence range from a delay profile and generating a transmission path estimation window; and an operation means for performing transmission path estimation operation from the transmission path estimation window and the delay profile to obtain the result of transmission path estimation.例文帳に追加

伝送路推定器２０は、ＯＦＤＭ信号ＩＮから抽出されたパイロットシンボルＳＰに対してＩＦＦＴを行って遅延プロファイルを求めるＩＦＦＴ手段と、遅延プロファイルからパス存在範囲を判定し、伝送路推定窓を生成する生成手段と、伝送路推定窓と遅延プロファイルとから伝送路推定演算を行って伝送路推定結果を求める演算手段とを有している。 - 特許庁

To prevent any surplus margin from being set at the time of executing timing analysis by setting a margin for the delay fluctuation of a data path and a clock path.例文帳に追加

データパスとクロックパスの遅延バラツキに対するマージンをとってタイミング解析を行う際に、過剰マージンが設定されないようにする。 - 特許庁

To drastically improve the precision of propagation path estimation by suppressing background noises regardless of propagation environments such as delay spread and path intervals.例文帳に追加

遅延スプレッドやパス間隔等の伝搬環境によらず背景雑音を抑圧して伝搬路推定精度を大幅に向上する。 - 特許庁

To provide an echo canceller capable of increasing learning precision of an echo path state by detecting a delay time of an echo path with high precision.例文帳に追加

エコーパスの遅延時間を高精度に検出して、エコーパス状態の学習精度を高めることができるエコーキャンセラを提供する。 - 特許庁

The N peaks are selected from among the maximum peaks from a delay profile (step 52), the path level and path timing of the peak are calculated for each selected peak (step 53), and the same path in a different delay profile is detected by comparing path timing at the time of preceding calculation with path timing of this time (step 54).例文帳に追加

遅延プロファイルから、最大のピークからＮ個のピークを選択し（ステップ５２）、選択されたピークごとにそのピークのパスレベルとパスタイミングとを求め（ステップ５３）、前回計算時のパスタイミングと今回のパスタイミングとを比較することにより異なる遅延プロファイルにおける同一のパスを検出する（ステップ５４）。 - 特許庁

Consequently, even if the received radio wave is a delay wave with a delay caused by multi-path, the propagation delay portion is corrected to attain further accurate positioning of the cellular terminal 10.例文帳に追加

よって、受信した電波がマルチパスによる遅延が生じた遅延波であっても、その伝搬遅延分を補正するので、より正確にセルラ端末１０の測位を行うことができる。 - 特許庁

In a preferred embodiment, the first variable delay line has an array of delay paths where each path is curved differently from the others to provide an incrementally different delay.例文帳に追加

好ましい一実施形態では、第１の可変遅延線は、各経路が他の経路と異なって湾曲されて増分的に異なる遅延を提供する遅延経路のアレイを備える。 - 特許庁

To achieve a delay profile detector circuit for detecting a delay profile at high reliability even when there is multi-path having a long delay time, and a receiver using the same.例文帳に追加

遅延時間の大きいマルチパスが存在する場合でも、信頼性の高い遅延プロファイルを検出できる遅延プロファイル検出回路、及びそれを用いた受信装置を実現すること。 - 特許庁

A delay analyzing tool 22 finds the propagation delay time of the input signal path of the specified element and calculates the difference in propagation delay time between corresponding paths of the circuits shown by the two circuit diagrams.例文帳に追加

ディレイ解析ツール２２は、特定した素子の入力信号パスの伝搬遅延時間を求め、２つの回路図で示される回路の対応するパスでの伝搬遅延時間の差を計算する。 - 特許庁

Then, when the circuit operation can be guaranteed with the predicted delay value under the predetermined process condition, the delay generated in the path is adjusted by using the delay adjusting cell (a step ST6).例文帳に追加

そして、所定のプロセス条件での予測遅延値などによると回路動作を保証できる場合に、経路で生じる遅延を遅延調整セルを用いて調整する（ステップＳＴ６）。 - 特許庁

An optimum value of the delay time is determined from the AC timing range obtained for each path.例文帳に追加

それぞれの経路について得られたＡＣタイミング範囲から遅延時間の最適値を求める。 - 特許庁

An addition circuit is connected to at least one delay tap path and a precondition signal.例文帳に追加

加算回路は、少なくとも１つの遅延タップパス及び事前条件信号に接続されている。 - 特許庁

The semiconductor integrated circuit is virtually constituted on a computer system, and delay in a path is calculated.例文帳に追加

コンピュータシステム上に、半導体集積回路を仮想的に構成し、経路のディレイを計算する。 - 特許庁

A critical path (x pieces of paths) having the cumulative delay value in the probability density distribution is detected.例文帳に追加

そして、この確率密度分布内に累積遅延値を有するクリティカルパス（ｘ本）を検出する。 - 特許庁

Therefore, a delay element formed on a transmission path of parallel data can be made the minimum.例文帳に追加

このため、並列データの伝送経路上に形成される遅延要素を最小限にできる。 - 特許庁

An output part 609 writes the correction path information into a statistical delay analysis result.例文帳に追加

そして、出力部６０９により、修正パス情報を統計的遅延解析結果に記述する。 - 特許庁

To optimize a layout design by reducing wiring capacitance of a path and by enabling delay reduction.例文帳に追加

パスの配線容量を削減し、遅延低減を図ることにより、レイアウト設計を最適化すること。 - 特許庁

To reduce the calculation quantity and power consumption of a path- searching part and a delay profile measurement part.例文帳に追加

パスサーチ部および遅延プロファイル測定部の計算量の低減と消費電力の削減を図る。 - 特許庁

To carry out more appropriate path selection considering difference of delay profiles for respective antennas.例文帳に追加

アンテナ毎の遅延プロファイルの違いを考慮したより適切なパス選択が行えるようにすること。 - 特許庁