「processor cores」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A first processor core is brought into the system management mode, out of the some processor cores, at least one out of the other processor cores different from the first processor core maintains an operation, and is not brought into the system management mode.例文帳に追加

幾つかのプロセッサコアのうち第１のプロセッサコアがシステム管理モードに入り、第１のプロセッサコアとは異なる他のプロセッサコアのうち少なくとも１つは動作を維持してシステム管理モードには入らない。 - 特許庁

The two processor core models execute a target program of a system comprising two processor cores having endian formats different from each other and a buffer memory for temporarily storing transmission data between the two processor cores to simulate operations of the two processor cores respectively.例文帳に追加

２つのプロセッサコアモデルは、エンディアン形式が夫々異なる２つのプロセッサコアと、２つのプロセッサコア間の転送データを一時記憶するバッファメモリと、を備えるシステムのターゲットプログラムを実行して２つのプロセッサコアの動作を夫々模擬する。 - 特許庁

To provide a multicore processor capable of synchizing programs among processor cores by a simple configuration without increasing size of the program executed in each of processor cores.例文帳に追加

各プロセッサコアで実行されるプログラムのサイズを増大させずに、簡易な構成でプロセッサコア間の同期をとることができるマルチコアプロセッサを提供する。 - 特許庁

This information processor 1 is connected in series with processor cores provided respectively with local memories, and conducts an input and an output between the respective processor cores by an SI register and an SO register.例文帳に追加

情報処理装置１は、ローカルメモリをそれぞれ備えたプロセッサコアが直列に接続され、各プロセッサコア間では、ＳＩレジスタおよびＳＯレジスタによってデータの入出力を行う。 - 特許庁

This information processor 1 is connected in series with processor cores provided with local memories via a shared memory of a dual port memory, and conducts an input and an output between the respective processor cores via the shared memory.例文帳に追加

情報処理装置１は、ローカルメモリをそれぞれ備えたプロセッサコアが、デュアルポートメモリである共有メモリを介して直列に接続され、各プロセッサコア間では、共有メモリを介してデータの入出力を行う。 - 特許庁

In an operating system operating on a multi-core processor, a plurality of processor cores are grouped into a plurality of core units configured of one or more processor cores, for management.例文帳に追加

マルチコアプロセッサ上で動作するオペレーティングシステムにおいて、複数のプロセッサコアを１以上のプロセッサコアからなる複数のコアユニットにグループ化して管理するようにした。 - 特許庁

A plurality of processor cores 102 apply parallel processing to a plurality of tile data.例文帳に追加

複数のプロセッサコア１０２によって複数のタイルデータを並列処理する。 - 特許庁

The processor cores 11, 21 responds to the hold signal by declaring hold positive acknowledge signal.例文帳に追加

処理装置コア１１、２１は、ホールド肯定応答信号を宣言することによりホールド信号に応じる。 - 特許庁

To provide a multi-core processor having active and inactive execution cores.例文帳に追加

アクティブ及び非アクティブ実行コアを有するマルチコアプロセッサを提供する。 - 特許庁

To provide a signal processor reducing overheads of data communication between cores.例文帳に追加

コア間のデータ通信のオーバーヘッドを低減し得る信号処理装置を得る。 - 特許庁

Capacitor function parts 107 and 108 can be electrically connected to the processor cores 24 and 25, respectively.例文帳に追加

キャパシタ機能部１０７，１０８は、プロセッサコア２４，２５にそれぞれ電気的に接続可能である。 - 特許庁

To provide a method for controlling a computer system having a processor including a plurality of cores.例文帳に追加

複数のコアを含むプロセッサを有するコンピュータ・システムを制御する方法を提供すること。 - 特許庁

The control circuit 10 operates only a necessary number of processor cores 17a-17d.例文帳に追加

制御回路１０は、必要な数のプロセッサコア１７ａ〜１７ｄのみ動作させる。 - 特許庁

The multi-core processor 100 has 2^n (n is a natural number ≥2) cores.例文帳に追加

マルチコアプロセッサ１００は、２^ｎ個（ｎは２以上の自然数）のコアを備えている。 - 特許庁

ALLOCATION RELEASING METHOD OF PLURAL PROCESSOR CORES FOR L2 CORRECTABLE ERROR例文帳に追加

Ｌ２訂正可能エラーのための複数のプロセッサ・コアの割振り解除方法 - 特許庁

The multi-core processor MCP' includes two or more cores C1', C2', C3'; an external communication facility ECF' that is shared by the cores and is capable of communicating with one of the cores at a time; and an internal communication facility ICF' capable of communicating simultaneously with each of the cores.例文帳に追加

マルチコアプロセッサＭＣＰ’は、２つ以上のコアＣ１’，Ｃ２’，Ｃ３’と、２つ以上のコアによって共用され、一度に２つ以上のコアのうちの１つと通信可能な外部通信機器ＥＣＦ’と、２つ以上のコアのそれぞれと同時に通信可能な内部通信機器ＩＣＦ’と、を含む。 - 特許庁

The apparatus initializes a low power mode e.g., detects one or more un-affinitized software threads, affinitizes one or more un-affinitized software threads to run on a set of processor cores of a multi-core processor, wherein the set of processor cores includes less than the total number of processor cores of the multi-core processor.例文帳に追加

装置は、たとえば低電力モードを初期化し、１以上の親和性が与えられていないソフトウェアスレッドを検出し、マルチコアプロセッサのプロセッサコアのセットで実行するために１以上の親和性が与えられていないソフトウェアスレッドに親和性を与えるために動作し、プロセッサコアのセットは、マルチコアプロセッサの全体のプロセッサコアの数の満たないプロセッサコアを有する。 - 特許庁

A single copy software is used in common by the multiple processor cores 11 and 12 and the program memory 10 is connected to the respective processor cores 11 and 21 by corresponding command buses P1 and P2.例文帳に追加

単一のコピーのソフトウェアを多数のプロセッサ・コア（１１、１２）に共有させ、プログラム・メモリ（１０）を対応する命令バス（Ｐ１、Ｐ２）によりそれぞれのプロセッサ・コア（１１、２１）に接続する。 - 特許庁

The clock tree distributes a clock signal to the processor cores and the shared equipment and disables use of one or more processor cores and the shared equipment by cutting off the corresponding clock core.例文帳に追加

クロックツリーは、プロセッサコアおよび共有機器にクロック信号を分配し、対応するクロック信号を遮断することによって、一つ以上のプロセッサコアと共有機器とを使用不可とする。 - 特許庁

As the determination result, when the communication time required when the plurality of processor cores communicate the calculation result is longer than the calculation time required for the calculation process, a number-of-core control unit 13 controls the number of processor cores to which the calculation process is distributed.例文帳に追加

判定の結果、複数のプロセッサコアが計算結果の通信に要する通信時間が、計算処理に要する計算時間よりも長い場合、計算処理を分散するプロセッサコアの数をコア数制御部１３が制限する。 - 特許庁

To provide a multiprocessor system, for dynamically and efficiently assigning tasks to processor cores in a heterogeneous multicore processor.例文帳に追加

ヘテロジーニアスなマルチコアプロセッサにおいて、タスクを動的に効率よくプロセッサコアへ割り当てるマルチプロセッサシステムを提供すること。 - 特許庁

A digital signal processing chip includes multiple processor cores having corresponding processor subsystems, the shared equipment and a clock tree.例文帳に追加

デジタル信号処理チップは、対応するプロセッサ・サブシステムを有する多重プロセッサコアと、共有機器と、クロックツリーとを含む。 - 特許庁

To dynamically assign basic modules of a program to be executed by a plurality of processor cores to a processor core.例文帳に追加

複数のプロセッサコアによって実行されるプログラムの基本モジュールをプロセッサコアに動的に割り当てる - 特許庁

The advanced processor includes a plurality of multithreaded processor cores each having a data cache and instruction cache.例文帳に追加

最新型プロセッサは、それぞれがデータキャッシュおよび命令キャッシュを持っている複数のマルチスレッドプロセッサコアを備えている。 - 特許庁

Processor units U0-U3 are equipped with a plurality of processor cores C00-C03, C10-C13, C20-C23 and C30-C33 respectively.例文帳に追加

各プロセッサユニットＵ０〜Ｕ３は、それぞれ複数のプロセッサコアＣ００〜Ｃ０３、Ｃ１０〜Ｃ１３、Ｃ２０〜Ｃ２３、Ｃ３０〜Ｃ３３を備える。 - 特許庁

The processor includes a plurality of multi-thread processor cores each of which has a data cache and an instruction cache.例文帳に追加

プロセッサは、それぞれがデータキャッシュおよび命令キャッシュを持っている複数のマルチスレッドプロセッサコアを備えている。 - 特許庁

By this, in each processor core, calculation processes are finished at respectively different timings, and timings enabling communication with other processor cores are different also.例文帳に追加

そのため、各プロセッサコアは、それぞれ異なるタイミングで計算処理が完了し、他のプロセッサコアと通信し得るタイミングも異なる。 - 特許庁

To provide a multi-core processor control method and device that select and operate an appropriate number of cores matching an overall operation state of a processor.例文帳に追加

プロセッサ全体の稼働状態に応じて、適切な数のコアを選択して稼働する「マルチコアプロセッサ制御方法及び装置」を提供する。 - 特許庁

A graphics processor includes plural processor cores for performing processing on each of plural pixel data items in parallel, a register shared by the plural processor cores, a register control unit for controlling the register, and a pixel holding memory for holding the pixel data.例文帳に追加

グラフィックスプロセッサは、複数の画素データそれぞれの処理を並列して行う複数のプロセッサコアと、複数のプロセッサコアにより共有されるレジスタと、レジスタを制御するレジスタ制御部と、画素データを保持する画素保持メモリとを備える。 - 特許庁

A resource division program 26 rewrites a resource table generated by a BIOS before an OS starts, divides processor cores 2 to 5 into processor cores 2 and 3 for the OS and processor cores 4 and 5 exclusive for specific processing, and divides a physical memory 6 into an OS memory 21 and a specific processing exclusive memory 25.例文帳に追加

資源分割プログラム２６は、ＯＳ起動前に、ＢＩＯＳが生成したリソーステーブルを書き換え、プロセッサ・コア２〜５を、ＯＳ用のプロセッサ・コア２及び３と特定処理専用のプロセッサ・コア４及び５とに分割し、物理メモリ６を、ＯＳ用メモリ２１と特定処理専用メモリ２５とに分割する。 - 特許庁

The multiprocessor system 10 includes a scratch-pad processing unit 1000, which is connected to the processor cores 200 and is set to execute, on behalf of the multiple processor cores 200, a selected part of the software that causes two or more of the processor cores 200 to concurrently access a given data item.例文帳に追加

マルチプロセッサシステム１０は、プロセッサコア２００に接続し、そして、多重のプロセッサコア２００のために、２つ以上のプロセッサコア２００に同時に１つの所与のデータアイテムにアクセスさせる、ソフトウェアの選択された部分を実行するように設定される、スクラッチパッドプロセスユニット１０００を含む。 - 特許庁

Then, the compiler calculates an execution time when the number of processor cores, equal to one or more natural numbers executes the generated cluster about each of the one or more natural numbers which are not greater than the number of the execution cores for each generated cluster.例文帳に追加

次に、生成されたクラスタ毎に、実行コア数以下の１つまたは複数の自然数の各々について、当該クラスタを当該自然数に等しい個数のプロセッサ・コアで実行した場合の実行時間を算出する。 - 特許庁

To provide a multiprocessor system dynamically allocating tasks to processor cores efficiently and dynamically according to each of operation states.例文帳に追加

タスクを実行状況に応じて都度動的に、効率よくプロセッサコアへ割り当てるマルチプロセッサシステムを提供すること。 - 特許庁

To detect endian-dependent codes from a program for a system comprising two processor cores having different endian formats.例文帳に追加

エンディアン形式が異なる２つのプロセッサコアを備えるシステムを対象としたプログラムからエンディアン依存コードを検出すること。 - 特許庁

A multiprocessor system 10 includes a plurality of cache systems 21 provided correspondingly to a plurality of processor cores 11.例文帳に追加

マルチプロセッサシステム１０は、複数のプロセッサコア１１に対応して設けられた複数のキャッシュシステム２１を含む。 - 特許庁

A condition of waiting an access to the shared memory is avoided thereby between the plurality of processor cores.例文帳に追加

そのため、複数のプロセッサコア間で共有されるメモリへのアクセス待ちとなる状態を回避することができる。 - 特許庁

To provide an information processing system capable of improving power efficiency in parallel program execution for performing message communication between processor cores.例文帳に追加

プロセッサコア間でメッセージ通信を行う並列プログラム実行の電力効率を向上する情報処理システムを提供する。 - 特許庁

The processing can be changed flexibly in each of processor cores, according to an executed software.例文帳に追加

また、各プロセッサコアにおいては、実行するソフトウェアにより、柔軟に処理を変更することが可能である。 - 特許庁

The interconnect fabric in the many-core processor is reconfigured to ensure a high level of connectivity among the selected cores.例文帳に追加

選択された諸コアの間での高いレベルの接続性を保証するよう、多コア・プロセッサ中の相互接続ファブリックが再構成される。 - 特許庁

Processor cores 101a to 101d execute in parallel compression processing of four components of picture data by the tile.例文帳に追加

プロセッサコア１０１ａ〜１０１ｄは、タイル単位で、画像データの４コンポーネントの圧縮処理を並列に実行する。 - 特許庁

To provide a method and a device, capable of testing a multiple memory array regarding multiplex processor cores (105-108) on a single computer chip (100).例文帳に追加

本発明の方法及び装置は、単一コンピュータチップ（100）上の多重プロセッサコア（105〜108）と関連する多重メモリメモリアレーの試験を可能にする。 - 特許庁

To provide an apparatus and a method for distribution of signals from a high-level data link controller to multiple digital signal processor cores.例文帳に追加

高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法を提供する。 - 特許庁

Thus, it is possible to output images in parallel by performing image processing in parallel only by the number of cores owned by the multi-core processor 21.例文帳に追加

これにより、マルチコアプロセッサ２１が有するコアの数だけ並列的に画像処理を行って並列的な画像出力が可能となる。 - 特許庁

A computer system is provided with: a plurality of processor cores; a main storage device; a communication interface; an OS (Operation System); and a BIOS (Basic Input/Output System).例文帳に追加

コンピュータシステムは、複数のプロセッサコア、主記憶装置、通信インターフェース、ＯＳ、及びＢＩＯＳを有する。 - 特許庁

Complex workloads are effectively managed using simple cores to provide efficient processing with a simplified processor design.例文帳に追加

複雑な作業負荷は、単純化されたプロセッサ設計を用いる効率的処理を提供するために単純なコアを用いて効率的に管理される。 - 特許庁