「processor interrupt」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide an information processor where the processing time of interrupt processing is shortened.例文帳に追加

この発明は、割込み処理の処理時間を短縮した情報処理装置を提供することを課題とする。 - 特許庁

A processor B0 includes a debug unit part B2, a multimodal debug interrupt control part B6 and an execution part B7.例文帳に追加

デバッグユニット部と、複数モードデバッグ割込み制御部と、実行部とを具備するプロセッサによって解決できる。 - 特許庁

To dynamically determine the conditions of delay from occurrence of an interruption phenomenon till output of an interrupt request to a processor according to a processor load state etc. in a computer comprising an output part for the interrupt request to the processor.例文帳に追加

プロセッサに対する割込み要求の出力部を備える計算機において、割込み事象が発生してから、プロセッサに割込み要求が出力されるまでの遅延の条件を、プロセッサ負荷状態などに応じて動的に決定可能とさせる。 - 特許庁

The information processor is so constituted that interrupt acceptance and response processing and backup processing for a program counter and various registers in an interrupt acceptance and response cycle may be performed in parallel.例文帳に追加

この発明は、割込み受付応答処理と、割込み受付応答サイクルにおけるプログラムカウンタや各種レジスタのバックアップ処理を並行して行うように構成される。 - 特許庁

To provide a data processor capable of preferentially starting an interrupt process if an interrupt request occurs in the middle of burst transfer into a cache memory.例文帳に追加

キャッシュメモリへのバースト転送が行われている最中に割り込み要求が発生した場合に、割り込み処理を優先的に開始することが可能なデータ処理装置を得る。 - 特許庁

In a standby mode of this apparatus, an interrupt from this apparatus to the host processor 110 is interrupted, and a selecting logical in this apparatus chooses a signal transmission, such as a ring signal from a telephone line 125, as the interrupt to the host processor 110.例文帳に追加

該装置の待機モードにおいて、該装置からホストプロセサへのインタラプトが中断され且つ該装置における選択論理がホストプロセサに対するインタラプトとして電話線からのリング信号等の通信信号を選択する。 - 特許庁

To provide a multi-thread processor capable of performing a high-speed and efficient processing when interrupt processings simultaneously occur in a multi-thread processor.例文帳に追加

マルチスレッドプロセッサにおいて、割込み処理が重ねて発生した場合に、高速かつ効率的な処理を行うことができるマルチスレッドプロセッサを提供する。 - 特許庁

To speed up transmission of an external interrupt to a guest operating system (OS) on a virtual machine, and to eliminate delay of inter-processor interrupt transmission for the guest OS, in external interrupt control of a virtual machine monitor (VMM) of a virtual machine system.例文帳に追加

仮想計算機システムの仮想計算機モニタ（ＶＭＭ）の外部割込み制御において、仮想計算機上のゲストオペレーティングシステム（ＯＳ）への外部割込みの伝達を速くし、ゲストＯＳのプロセッサ間割り込み送信の遅れをなくす。 - 特許庁

To provide an information processor for improving performance by shortening the amount of time required for acquiring the in-device data of an interrupt request source to refer to when a processor in a host device performs interrupt processing.例文帳に追加

ホスト装置内の処理装置が割り込み処理を行う際に参照する割り込み要求元のデバイス内データを取得するのに要する時間を短縮し、性能向上を図ることができる情報処理装置を提供する。 - 特許庁

The virtualization logic is to receive a first interrupt from the physical device controller, and in response to the reception, send a second interrupt to the processor from one of a plurality of virtual device controllers.例文帳に追加

仮想化ロジックは、物理デバイスコントローラから第１の割り込みを受信して、この受信に応じて、複数の仮想デバイスコントローラのうち１つからプロセッサに第２の割り込みを送信する。 - 特許庁

An interrupt control circuit asserts a remap signal in response to an interrupt request from a low-speed slave to a processor, and reads information stored in an information register of the low-speed slave.例文帳に追加

割り込み制御回路は、低速スレーブからプロセッサへの割り込み要求に応答して、リマップ信号をアサートし、低速スレーブの情報レジスタに格納されている情報を読み出す。 - 特許庁

To provide an operation processor which reduces the number of memory access times and sufficiently increases an interrupt response speed when interrupt routines are successively carried out in the same address.例文帳に追加

同一アドレス内で割込みルーチンが順次実行される場合、メモリアクセスの回数が削減されて割込み応答速度を十分に高めることのできる演算処理装置を提供する。 - 特許庁

With the mask, the processor part changes to an internal state capable of responding to a new interrupt request generation notification and instructs the low speed module to clear the interrupt factor.例文帳に追加

マスクさせた状態でプロセッサ部は新たな割り込み要求発生の通知に応答可能な内部状態に変化すると共に、低速モジュールに割り込み要因のクリアを指示する。 - 特許庁

The controller 650 generates an interrupt output signal 659 toward a processor 610, according to generation of the interrupt output signal 629 and 639.例文帳に追加

割り込みコントローラ６５０は、Ｉ／Ｏ装置それぞれからの割り込み出力信号６２９，６３９の発生に応じて、プロセッサ６１０に対して割り込み出力信号６５９を発生する。 - 特許庁

To provide a power management technique capable of managing performance states of logical processors in a physical processor using system management interrupt (SMI).例文帳に追加

電力管理手法は、システム管理割り込み（SMI）を用いて物理プロセッサにおける論理プロセッサの性能状態を管理する。 - 特許庁

To provide a multiprocessor system which efficiently decides a processor processing an interrupt request from a plurality of processors.例文帳に追加

複数のプロセッサの中から、割り込み要求を処理すべきプロセッサを効率的に決定し得るマルチプロセッサシステムを得る。 - 特許庁

The system on chip includes an interrupt proxy processing part in addition to a processor core and a plurality of modularized IPs.例文帳に追加

本発明のシステムオンチップは、プロセッサコアとモジュール化された複数のＩＰの以外に別途のインターラプトプロキシ処理部を含む。 - 特許庁

To provide a data processor for efficiently performing interrupt processing between a plurality of controllers with simple configurations.例文帳に追加

簡素な構成で、複数のコントローラ間で割込処理を効率良く行うことができるデータ処理装置を提供する。 - 特許庁

To provide a processor, enabling a user to perform system design without being conscious of the timing enabling interrupt processing.例文帳に追加

割り込み処理が可能になるタイミングを意識することなくシステム設計が可能なプロセッサの提供を目的とする。 - 特許庁

A resource and partition manager uses the virtual interrupt registers to process interrupts for the corresponding virtual processor.例文帳に追加

リソースおよびパーティション・マネージャは、この仮想割り込みレジスタを使用して、対応する仮想プロセッサに関する割り込みを処理する。 - 特許庁

To provide a data processor capable of reducing interrupt response time to increase processing speed.例文帳に追加

割込み応答時間を短くすることができ、処理速度の向上を図ることが可能なデータ処理装置を提供すること。 - 特許庁

Since the processor 10 can receive an interrupt by hardware instead of carrying out polling by firmware, the processing load of the processor 10 can be considerably reduced.例文帳に追加

これにより、プロセッサ１０はファームウェアによるポーリングを行う代わりにハードウェアによる割り込みを受け付ければよいので、プロセッサ１０の処理負担を大幅に削減できる。 - 特許庁

The master processor 2 or the slave processor 3 to which the interrupt request signals IRQ1, IRQ2 are input performs the operation of reading the data stored in the shared memory 6.例文帳に追加

割り込み要求信号ＩＲＱ１，ＩＲＱ２が入力されたマスタプロセッサ２、あるいはスレーブプロセッサ３は、共用メモリ６に格納されたデータの読み出し動作を行う。 - 特許庁

The channel interface provides a channel for executing communication with, for instance, a processor facility, a memory flow control facility, a machine status register, and an external processor interrupt facility.例文帳に追加

チャンネル・インターフェースは、例えば、プロセッサ・ファシリティ、メモリ・フロー制御ファシリティ、マシン・ステータス・レジスタ、および外部プロセッサ割り込みファシリティと通信するためのチャンネルを提供する。 - 特許庁

When an interrupt signal T_2 corresponding to the first interrupt request S_1 is accepted by a processor 2_2, a storage content of a register 14_1 is rewritten from data '1111' of an initial value to data '0001' showing the number of the processor 2_2.例文帳に追加

第１回目の割り込み要求Ｓ_１に対応する割り込み信号Ｔ_２がプロセッサ２_２によって受け付けられると、レジスタ１４_１の記憶内容は、初期値のデータ“１１１１”から、プロセッサ２_２の番号を示すデータ“０００１”に書き換えられる。 - 特許庁

To reduce waiting time of an information processor from receiving an interrupt signal till actually starting interruption service.例文帳に追加

情報処理装置が割り込み信号を受けてから割り込み処理を実際に開始するまでの待ち時間の短縮化を図る。 - 特許庁

The multicore processor 80 is provided with an interrupt controller 1, an exclusive lock mechanism unit 2, microcontroller units 3 to 6, and a bus 7.例文帳に追加

マルチコアプロセッサ８０には、割り込みコントローラ１、排他ロック機構部２、マイクロコントローラユニット３乃至６、及びバス７が設けられる。 - 特許庁

Here, when setting the interrupt request bit (INT-REQ) 37, the hold request bit (IDL-REQ) 31 is also set by the sub-processor 200.例文帳に追加

但し、割り込みリクエストビット（INT-REQ）３７がセットされる際には、ホールドリクエストビット（IDL-REQ）３１がサブプロセッサ２００によってもセットされる。 - 特許庁

Thus, the interrupt response time can be reduced and the processing speed of the data processor can be increased.例文帳に追加

したがって、割込み応答時間を短くすることができ、データ処理装置の処理速度の向上を図ることが可能となる。 - 特許庁

The processor system has: a processor part which periodically performs main processing and starts processing within a recovery restriction time calculated in advance for interrupt processing generated within a cycle; a history storage part for holding generation history of interrupt processing for each cycle; and a mode control part for selecting an operation mode of the processor part.例文帳に追加

プロセッサシステムは、周期的にメイン処理を実施し、かつ、周期内に発生する割り込み処理に対して、予め算出された復帰制約時間内に処理を開始するプロセッサ部と、周期毎に割り込み処理の発生履歴を保持する履歴記憶部と、プロセッサ部の動作モードを選択するモード制御部と有している。 - 特許庁

When a user sets suppression of an interrupt notice of other information during reception of a television signal and the interrupt suppression mode is shifted, the mode is detected (S1002), and the image processor controls inhibition of other program interrupt notices during reception of a received program (S1003).例文帳に追加

テレビジョン信号の受信中における他の情報の割り込み通知の抑制がユーザにより設定され、割り込み抑制モードに移行すると、そのモードが検出され（Ｓ１００２）、受信されている番組の受信中において他の番組の割り込み通知を禁止するよう制御する（Ｓ１００３）。 - 特許庁

To provide a multiprocessor system and a multiprocessor control method for improving performance in inter-processor interrupt.例文帳に追加

プロセッサ間割り込み処理におけるパフォーマンスを向上することができるマルチプロセッサシステム及びマルチプロセッサ制御方法を提供すること - 特許庁

To provide a photographic film processor which can immediately interrupt the processing of a photographic film in such a case.例文帳に追加

写真フィルムの処理を中断するに当り、処理の中断を直ちに行うことが可能な写真フィルム処理装置を提供すること。 - 特許庁

To provide a processor that reduces the save/restore overhead of register values generated during an interrupt process, without causing an increase of cost.例文帳に追加

コスト増を招くことなく、割り込み処理時に生じるレジスタ値の退避／復帰のオーバヘッドの削減を実現したプロセッサを提供する。 - 特許庁

Thus, an external processor 50 for control can detect the existence of the broadcast signal, on the basis of whether the interrupt signal is transmitted.例文帳に追加

そこで、外部の制御用プロセッサ５０は、割り込み信号が送られてくるか否かで、放送信号存在を検出することができる。 - 特許庁

To maximize device performance by maintaining the stability of a system with poor performance, relating to an interrupt control apparatus and method for providing interrupt requests from devices to the system including a processor.例文帳に追加

デバイスからプロセッサを含むシステムに割込み要求を行う割込み制御装置及び割込み制御方法に関し、性能が充分でない場合で、そのシステムの安定性を維持し、デバイスの性能を最大限引き出す。 - 特許庁

The interrupt controller 2 controls to apply an interrupt to the processor 3 whose operation rate is closest to an upper limit operation rate and does not exceed the upper limit operation rate, among the predicted operation rates of the processors 3.例文帳に追加

そして、割り込みコントローラ２は、予測された各プロセッサ３の動作率のうち、上限動作率を超えず、かつ上限動作率に最も近い動作率のプロセッサ３に対して割り込み処理を割り当てるように制御する。 - 特許庁

To provide a data processor capable of running an interrupt exception handling routine just a number of generation times of request events when the request event is generated to the interrupt exception handling routine a plurality of times.例文帳に追加

同じ割り込み例外処理ルーチンに対する要求イベントが複数回発生した場合、その要求イベントが発生した回数分だけ割り込み例外処理ルーチンを行うことができるデータ処理装置を提供する。 - 特許庁

To provide a small processor that is operable at sufficiently high operating speed and that provides high substantial processing efficiency for interrupt processes.例文帳に追加

小型であり、充分高い動作速度で動作可能であって、しかも割込み処理の実質的な処理効率が高いプロセッサを提供する。 - 特許庁

This processor selects the address of a branch destination as the address of a return destination if an interrupt request occurs during the execution of a branch instruction.例文帳に追加

処理装置では、分岐命令を実行中に割り込み要求が発生した場合に、復帰先アドレスとして分岐先アドレスを選択する。 - 特許庁

In a normal operation mode, this apparatus generates a periodic interrupt, and makes the host processor 110 to perform a software part of the communication system.例文帳に追加

通常動作モードにおいて、該装置は周期的なインタラプトを発生し、それはホストプロセサをして通信システムのソフトウエア部分を実行させる。 - 特許庁

To provide a processor that can provide high processing efficiency by appropriately exclusive-controlling task processing and interrupt handling despite in a multiprocessor configuration.例文帳に追加

マルチプロセッサにあってもタスク処理と割込み処理とを適切に排他制御して高い処理効率を得ることが可能なプロセッサを提供する。 - 特許庁

This data processor (2) has: a system clock generation circuit (35) generating a system clock ϕ1; a system control circuit (22); and an interrupt control circuit (24).例文帳に追加

データプロセッサ（２）は、システムクロックφ１を生成するシステムクロック発生回路（３５）と、システム制御回路（２２）と、割り込み制御回路（２４）とを有する。 - 特許庁

Thereafter, an interrupt processing request at a level higher than a predetermined interrupt level is received in process of the erasing process or the writing process of the nonvolatile memory, the central processor accesses the vector address stored in the volatile memory.例文帳に追加

この後、前記不揮発性メモリの消去処理又は書き込み処理の途中に所定の割り込みレベルより高い割り込み処理要求があったとき、中央処理装置は前記揮発性メモリに格納されたベクタアドレスへアクセスする。 - 特許庁

When the read data RD meets predetermined conditions, an interrupt signal INT-POL to the processor 10 is generated in the polling part 20.例文帳に追加

そして、読み出されたデータＲＤが所定の条件を満たすとき、ポーリング部２０においてプロセッサ１０に対する割り込み信号ＩＮＴ−ＰＯＬが発生する。 - 特許庁