「processor interrupt」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

When an interrupt such as an arithmetic exception interrupt occurs in an operation unit 6, an instruction control part 4 stops the instruction issue control to wait for the completion of an instruction in process in an instruction pipeline so that the state in the processor is in the static status.例文帳に追加

演算ユニット６で演算例外が発生するなどの割込みが発生すると、命令制御部４は、命令発行制御を停止させ、命令パイプラインに仕掛かり中の命令が完了してプロセッサ内状態が静的な状態になるのを待つ。 - 特許庁

One aspect of a multi-thread processor 1 includes: a plurality of hardware threads each of which generates an independent instruction flow; and an interrupt controller 11 that determines whether or not an input interrupt request signal is associated with one or more than one of the plurality of hardware threads, and when the input interrupt request signal is associated, assigns the interrupt request to the associated hardware thread.例文帳に追加

本発明に係るマルチスレッドプロセッサ１の一態様は、それぞれが独立した命令流を生成する複数のハードウェアスレッドと、入力された割り込み要求信号が、前記複数のハードウェアスレッドのうち１つ又は複数と関連付けられているか否かを判定し、関連付けられている場合、当該割り込み要求を関連付けられたハードウェアスレッドに割り当てる割り込みコントローラ１１と、を備えたものである。 - 特許庁

A multi-thread processor provided with a plurality of hardware threads being a unit of hardware allocated for execution of one thread is provided with an interrupt management part 105, when one of the hardware threads further receives a second interrupt command while executing a process caused by interruption of a first interrupt command, for making other hardware thread execute a process to be executed by the second interrupt command.例文帳に追加

一つのスレッドの実行に割り当てられるハードウェアの単位であるハードウェアスレッドを複数備えるマルチスレッドプロセッサに対し、ハードウェアスレッドのうちの一のハードウェアスレッドが、第１の割込命令によって割込まれた処理を実行している間にさらに第２の割込み命令を受けたとき、第２の割込命令によって実行される処理を他のハードウェアスレッドに実行させる割込み管理部１０５を設ける。 - 特許庁

A threshold of power consumption of a processor is set and is compared with the power consumption of each processor, and an interrupt request is output to the processor of the lowest power consumption among the processors within the threshold, so that load distribution is efficiently performed while maintaining the low power consumption characteristic of the entire system.例文帳に追加

プロセッサの消費電力の閾値を設けて各プロセッサの消費電力と比較し、閾値範囲内のプロセッサの中で最も消費電力の低いプロセッサに対して割り込み要求を出力することで、システム全体の低消費電力性を維持しつつ、負荷分散を効率的に行う。 - 特許庁

In returning from an interrupt process, the central processor executes a resistor restoration instruction (RESBANK instruction), and returns storage information to a register set from the register bank.例文帳に追加

割り込み処理から復帰するとき、中央処理装置は、レジスタ復帰命令（ＲＥＳＢＡＮＫ命令）を実行し、レジスタバンクからレジスタセットに記憶情報を復帰する。 - 特許庁

Further, the exception packet transmitter 14a transmits an interrupt signal to a high-performance packet processor 3, in order to directly distribute the packet for a network processing function to a host access 26a.例文帳に追加

さらに、例外パケット送信部１４ａは、高機能パケット処理部３へ割込み信号を送信してホストアクセス部２６ａへネットワーク処理機能用パケットを直接配信する。 - 特許庁

A data clock DATACLK is branched by a demultiplexer 3, and each processor alternately receives an interrupt from the INT0 and INT1 in matching with the input timing of data.例文帳に追加

データクロックＤＡＴＡＣＬＫはデマルチプレクサ３によって分岐され、各プロセッサは、データの入力タイミングに合わせてＩＮＴ０、ＩＮＴ１から交互に割り込みを受ける。 - 特許庁

An interruption controller 100 is provided with an interruption control circuit 101, an interrupt condition register 102, an interruption vector 103 and a processor data processing part 106.例文帳に追加

割り込み制御装置１００は、割り込み制御回路１０１、割り込み状況レジスタ１０２、割り込みベクタ１０３及びプロセッサデータ処理部１０６を備えている。 - 特許庁

The interrupt request output unit 1 is equipped with a means 4 to ask for the determinant of delay conditions until it outputs an interrupt request to a processor 2 from generating of an interruption phenomenon, and a means 3 to determine delay conditions corresponding to the called-for determinant.例文帳に追加

割込み要求出力部１は、割込み事象の発生から、プロセッサ２に割込み要求を出力するまでの遅延条件の決定要因を求める手段４と、求められた決定要因に対応して遅延条件を決定する手段３とを備える。 - 特許庁

A use request of the parallel operation processor groups from the sequential operation processors that is so set that the processor groups 1005-1008 are usable by the designation mechanism 1002 is operated without an interrupt.例文帳に追加

同期範囲指定機構１００２によって並列演算プロセッサ群１００５〜１００８が使用可能と設定されている逐次演算プロセッサからの並列演算プロセッサ群の使用要求に対しては割り込みなく動作させる。 - 特許庁

Since a processor is busy with processing due to occurrence of an unexpected interrupt immediately before the end point of time 43 of the processing of the module 3, the processing of the module 3 is not terminated at the timing 43 in normal processing, and is terminated at timing 44 after the end of interrupt processing.例文帳に追加

モジュール3の処理終了時点43直前で不測の割込みが発生してプロセッサがその処理に追われるため、正常処理時におけるタイミング43ではモジュール3の処理が終了せず、割込み処理が終了した後のタイミング44にてモジュール3処理を終了する。 - 特許庁

An information processor includes a first OS 11 whose priority order is high and a second OS 12 whose priority order is low for sharing hardware resources with the first OS 11, and configured to, when the first OS11 receives interrupt notification from the hardware resources, execute the transfer processing of interrupt notification to the second OS 12 when the interrupt is not to be processed by the first OS 11.例文帳に追加

本発明に係る情報処理装置は、優先順位の高い第１のＯＳ１１と、第１のＯＳ１１とハードウェア資源を共有する優先順位の低い第２のＯＳ１２を備え、ハードウェア資源より第１のＯＳ１１が割り込み通知を受けた場合に第１のＯＳ１１が処理する割り込みでないときに第２のＯＳ１２に対して割込み通知の転送処理を実行する。 - 特許庁

The address signal group of the received packet is applied to channel block unit where the digital signal processor subsystem, to which the packet is directed, is identified and an INTERRUPT signal corresponding to the identified digital signal processor subsystem is generated.例文帳に追加

受け取られたパケットのアドレス信号群が、チヤンネル・ブロック・ユニットに送られ、そしてそこでそれに向けてパケットが振り向けられるディジタル信号プロセッサ・サブシステムが識別され、そしてそれに対応するＩＮＴＥＲＲＵＰＴ信号が発生される。 - 特許庁

A DMAC 22 performs data transfer to the main memory 13 without using the processor 11, and writes flag data 1 showing the end of data transfer processing in an end state storage area 13b of the main memory 13, and finally outputs an interrupt signal to the processor 11.例文帳に追加

DMAC２２は、主メモリ１３へ、プロセッサ１１を介さずにデータ転送を行い、主メモリ１３の終了ステータス記憶領域１３ｂにデータ転送処理の終了を示すフラグデータ１を書き込み、最後にプロセッサ１１に割り込み信号を出力する。 - 特許庁

To provide an I/O bridge circuit and an interrupt signal control method for improving total performance of an information processor having a CPU, a memory, and an I/O device.例文帳に追加

ＣＰＵ、メモリ及びＩ／Ｏ装置を有する情報処理装置のトータルパフォーマンスを向上させることができるＩ／Ｏブリッジ回路及び割り込み信号制御方法を提供する。 - 特許庁

The control system of an internal combustion engine equipped with a multiprocessor includes a routine processing means in which each processor sequentially processes an interrupt routine ca in synchronization with a crank angle.例文帳に追加

マルチプロセッサを搭載した内燃機関の制御装置において、各プロセッサがクランク角に同期して割込みルーチンｃａを順番に処理するルーチン処理手段を備えることを特徴とする。 - 特許庁

A DSP (Digital Signal Processor) of a base band control section 1 receives, from the CPU of a sequence control section 4 (S1), a threshold value of a reception level to start a CPU by serving cell information and interrupt.例文帳に追加

ベースバンド制御部１のＤＳＰは、シーケンス制御部４のＣＰＵから、サービングセル情報および割り込みによりＣＰＵを起動するための受信レベルの閾値を受ける（Ｓ１１）。 - 特許庁

The state of a system is monitored, the number of device interrupts DINT to be put together at generating a processor interrupt PINT on the basis of a measured result is set up variably, and the processor interruption PINT is generated by putting together the set number of device interrupts DINT and outputted to a processor 3.例文帳に追加

システムの状態を監視し、測定した監視結果に基づいて、プロセッサ割込みＰＩＮＴを生成する際に集約するデバイス割込みＤＩＮＴの数を動的に可変に設定し、前記設定されたデバイス割込みＤＩＮＴの数を集約してプロセッサ割込みＰＩＮＴを生成し、プロセッサ３に出力する。 - 特許庁

Owing to the setting of the emergency switching function (2) 332, an emergency interrupt processor 335 switches the voice answer processor 334 from a guidance information DB 351 to the emergency information DB 352 even during talking with a user, thereby providing the emergency information.例文帳に追加

一方、緊急切り替え機能（２）３３２の設定により、利用者と通話中でも、音声応答処理３３４は、緊急割り込み処理３３５により案内情報ＤＢ３５１から緊急情報ＤＢ３５２に切り替わり、緊急情報を提供する。 - 特許庁

In addition, the processor circuit acts so as to execute the foreground code concerned with an attached interruption in response to the interrupt during the interruption of execution of the code 19.例文帳に追加

更にプロセッサ回路は、埋込みコード（１９）の実行が中断されている間、付能された割込みに応答して、付能された割込みに関連するフォアグラウンド・コードを実行するように作用し得る。 - 特許庁

By accessing to the buffer exclusively for the interrupt processing instead of the information register in response to the read access request from the processor, the information can be read without deteriorating efficiency of executing a program.例文帳に追加

プロセッサからの読み出しアクセス要求に応答して、情報レジスタの代わりに割り込み処理専用のバッファにアクセスすることで、プログラムの実行効率を低下させることなく、情報を読み出しできる。 - 特許庁

To provide a gradation property and low density reproducibility by the processor of a low cost by performing a binarization processing and a multilevel value processing to digitally converted image signals and optimally executing the binarization processing and the multilevel value processing with time division interrupt.例文帳に追加

階調性及び低濃度再現性を低コストの装置で実現し、コピーの出力画像、ＦＡＸの送信画像を最適処理し、プリンタとしてのパフォーマンスを最適化する並行動作を実現する。 - 特許庁

To improve the performance of a storage system by scheduling task processing as well as the entire processing including interrupt processing with a high priority under a multitask environment where the storage system operates on a single processor.例文帳に追加

シングルプロセッサ上で動作するマルチタスク環境下において、タスク処理だけでなく優先度の高い割込み処理をも含めた処理全体をスケジューリングすることで、ストレージシステムのパフォーマンス向上を図る。 - 特許庁

For example, the time until that an interrupt factor is read by a processor is determined as a determining factor, a coefficient is multiplied to the time, and a delay time as the delay conditions is determined.例文帳に追加

例えばプロセッサによって割込み要因が読み出されるまでの時間が決定要因として求められ、その時間にある係数が乗算されて、遅延条件としての遅延時間が決定される。 - 特許庁

When an interrupt flag is on in an area 60a of a register 6, a host processor 1 reads the program of a prescribed processing unit amount corresponding to the identification information stored in the area 60a of the register 6, stores it into the local memory 4, and places an interrupt flag in the area 60b of the register 6.例文帳に追加

ホストプロセッサ１は、レジスタ６の領域６０ａに割込みフラグが立っているときには、レジスタ６の領域６０ａに格納されている識別情報に対応した所定の処理単位分のプログラムをプログラム格納手段３から読み出してローカルメモリ４に格納し、レジスタ６の領域６０ｂに割込みフラグを立てる。 - 特許庁

In the exclusive control, if a processor "01" secondly performs exclusive control for a same address together with a processor "00" and an entry 00 has been locked already in a "lock-acquired-state", acquisition of lock is canceled and another process of higher priority such as interrupt processing is executed.例文帳に追加

この排他処理で、２番目にプロセッサ“０１”により、プロセッサ“００”と同一アドレスの排他制御が行われると、エントリ００がすでにロックされた「ロック取得状態」であれば、ロックの取得を中止し、他の割り込み処理など、より優先順位の高いプロセスの実行を行う。 - 特許庁

To provide a circuit and a runaway detection method for detecting the runaway of a processor by measuring an interrupt signal to the processor indispensable for system operation.例文帳に追加

従来の周期処理を前提としたハードウェアによる暴走検出回路では、一意に決定された周期処理に対してウォッチドッグタイマを用いて暴走検出するため、処理毎に実行期間が異なるなど複雑な処理システムや、暴走検出に即時性が求められるようなシステムに対応することは難しい。 - 特許庁

To provide an interrupt processing method and a processor in which a succeeding processing is not delayed from a prescribed time interval even when a processing time of a preceding processing exceeds the prescribed time interval, a drawn graphic is not frozen and no waste time is caused.例文帳に追加

処理時間が所定時間間隔を超えてもその時間間隔も遅れることがなく、描画図形がフリーズすることがなく、無駄な時間を生じない割り込み方法及びプロセッサ装置を提供すること。 - 特許庁

To improve efficiency during a track following operation in a disk drive by dedicated hardware which monitors specified abnormality during track following and makes a processor interrupt only when specified programmable reference is violated.例文帳に追加

トラック・フォローイング中の特定の異常をモニタして、特定のプログラム可能な基準が違反された場合にのみプロセッサを割込ませる専用ハードウェアにより、ディスク・ドライブ内のトラック・フォローイング動作中の効率を改良する。 - 特許庁

To enable a user to comfortably enjoy program viewing without receiving any external disturbance at all by setting it to an image processor, when the user desires not to receive external disturbance by diversified interrupt notices at program viewing.例文帳に追加

ユーザが番組試聴時に様々な割り込み通知による外乱を受けたくないときにはその旨を設定することで、一切の外乱を受けることなく快適な番組視聴を享受することを可能とする。 - 特許庁

When an active instruction can be retried at the time when the processors 12B and 12C receive the all processors stop command information, the processors 12B and 12C perform interrupt processing and return reply information to the processor 12A.例文帳に追加

プロセッサ１２Ｂ，１２Ｃで全プロセッサ停止指令情報を受信したときに実行中の命令がリトライ可能であるならば、プロセッサ１２Ｂ，１２Ｃは、割り込み処理をしてリプライ情報をプロセッサ１２Ａに返送する。 - 特許庁

In this manner, from the viewpoint of the operating system, the interrupt processing when the operating system is running in a logical partition that may include shared processors and virtual interrupts is no different from the interrupt processing when the operating system is running in the computer system that only includes dedicated processor partitions.例文帳に追加

これによれば、オペレーティング・システムの観点から見た場合に、共有プロセッサならびに仮想割り込みを含むことのできる論理パーティション内においてオペレーティング・システムが実行中ときの割り込み処理と、専用プロセッサ・パーティションだけを含むコンピュータ・システム内においてオペレーティング・システムが実行中のときの割り込み処理にまったく差異がない。 - 特許庁

Affection of noise due to the driving current accompanying with the servo driving control can be completely eliminated by starting an operation of a D/A conversion processor 102 subsequently to interrupt a power supply voltage of a digital data reading processor 101, after the writing to a memory section 108 of digital voice data is finished, which are read out from an optical disk by the digital data reading processor 101.例文帳に追加

デジタルデータ読込処理部１０１により光ディスクから読み出されたデジタル音声データのメモリ部１０８への書き込みが終了した後に、デジタルデータ読込処理部１０１の電源電圧を遮断してから、Ｄ/Ａ変換処理部１０２の動作を開始することで、サーボ駆動制御に伴う駆動電流によるノイズの影響を完全に無くすことができる。 - 特許庁

A variable capability fine grain parallel processor is characterized in that a fine grain parallel processor for executing multiple commands in parallel includes a means for changing the capability to analyze parallel executability among the commands according to a specific command, an address where the command is placed, or an external interrupt.例文帳に追加

複数の命令を並列に実行可能な細粒度並列プロセッサにおいて、特定の命令、あるいは命令の置かれていたアドレス、外部割込みによって命令間の並列実行可能性の解析を行う能力を変化させる手段を有することを特徴とする、能力可変細粒度並列プロセッサとする。 - 特許庁

To save the contents of a general register and a control register in main storage at high speed when an interrupt occurs in a processor having no data path and instruction set for directly transferring the contents of a control register group to the main storage.例文帳に追加

制御レジスタ群の内容を主記憶へ直接に転送するデータパス及び命令セットを有しないプロセッサにおいて、割込み発生時に汎用レジスタおよび制御レジスタの内容を主記憶へ高速に退避し得るようにする。 - 特許庁

A vector instruction execution detection part 109 implemented as hardware in the processor 1 detects whether a vector instruction is processed or not, and according to the detection result, the execution of interrupt handling is controlled.例文帳に追加

また、プロセッサ１内部にハードウェアとして実装されるベクトル命令実行検出部１０９によって、ベクトル命令の処理が行われているか否かを検出し、その検出結果に基づいて割り込み処理の実行を制御する。 - 特許庁

A delay interrupt recognition instruction (IDLY4) is executed by the data processor (10) to delay or conditionally delay interrupt recognition for a controlled interval, either for a predetermined period of time or for a predetermined number of instructions, so that a read/modify/write sequence of instructions can be performed without dedicated instructions which define modification processing.例文帳に追加

一実施例では、データ・プロセッサ（１０）によって割り込み認識遅延命令（ＩＤＬＹ４）を実行し、制御された区間にわたって、即ち、所定の時間期間または所定の命令数の間、割り込みの認識を遅延させるか、あるいは条件付きで遅延させることによって、変更処理を定義する専用命令を用いることなく、リード／モディファイ／ライト命令シーケンスを実行可能とする。 - 特許庁

A load quantity detecting part 20 performs processing for detecting the load quantity of the processor by accumulating the count value (tick value) of a tick counter when the timing detecting part 22 detects the task switching timing and the performance start/end timing of the interrupt processing.例文帳に追加

負荷量検出部２０は、タイミング検出部２２がタスクの切換タイミングや割込処理の実行開始・終了タイミングを検出すると、チック・カウンタのカウント値（チック値）を積算してプロセッサの負荷量を検出するための処理を実行する。 - 特許庁

The co-processor 50 has a FIFO memory which can store plural operation results at one time, and a memory which saves a reading out position of the memory at the interrupt demand and saves an operator whose result is not read out yet although it is already being operated.例文帳に追加

コプロセッサ５０は演算結果を複数個同時に記憶できるＦＩＦＯメモリを有し、さらに割込要求があったときのメモリの読み出し位置及び起動され未だその演算結果を読み出していない演算数を待避させるメモリを有する。 - 特許庁

If the number of coded data in the buffer 34 tends to decrease below the standard number of stored data successively a specified number of times, it regards the buffer underflowing and instructs a processor 35 to interrupt the operation for at least one cycle in a reproducing period.例文帳に追加

また、バッファ３４内の符号化データ数が所定回連続して前記標準データ格納数より減少傾向である場合は、アンダーフロー傾向にあると判断し、処理部３５に、前記再生周期の少なくとも１周期分、動作を中断させる。 - 特許庁

Then, the interrupt handler 42 obtains a threshold from a threshold table 21, compares the count value corresponding to the process after the switching with the threshold, sets a value of an over clock function setting register 12 in accordance with the comparison result, and control a clock frequency of the processor 10.例文帳に追加

そして、割り込みハンドラ４２は、閾値テーブル２２から閾値を取得して、切り替え後プロセスに対応するカウント値と閾値とを比較し、その比較結果に応じてオーバークロック機能設定レジスタ１２の値を設定して、プロセッサ１０のクロック周波数を制御する。 - 特許庁

When the register value indicating that at least one power supply turns off is recorded in the register, the initialization request mechanism transmits an initialization request interrupt indicating that the initialization of the peripheral circuit is needed to a processor configured by the nonvolatile circuit.例文帳に追加

初期化要求機構は、レジスタに、少なくとも一つ以上の電源がオフになったことを示すレジスタ値が記録されている場合、周辺回路の初期化が必要であることを示す初期化要求割込を、不揮発回路によって構成されるプロセッサに送信する。 - 特許庁

This information processor equipped with a plurality of buses 230 to 232 is configured to set trigger conditions for transaction, and to, when detecting the transaction satisfying the trigger conditions, temporarily stop the processing of the transaction, and to generate interrupt for operation analysis and debug processing.例文帳に追加

複数のバス230〜232とバス制御を行うバスコントローラ210とを備える情報処理装置において、トランザクションに対してトリガ条件を設定し、トリガ条件を満たすトランザクションを検出したとき、そのトランザクションの処理を一旦停止させ、動作解析、デバッグ処理のための割り込みを発生させる。 - 特許庁

Then, when the return destination from the interrupt process is set to another task by the task switch, the central processor stores a general register of a task before the switching in a management region of an OS, and returns storage data related to the task after the switching to the register set from the management region of the OS.例文帳に追加

このとき、割り込み処理からの復帰先がタスクスイッチにより別のタスクにされる場合、ＯＳにより、中央処理装置はスイッチ前のタスクの汎用レジスタをＯＳの管理領域に保存し、スイッチ後のタスクに関する保存データをＯＳの管理領域からレジスタセットに復帰する。 - 特許庁

A switch circuit supplies the low-speed slave with a read access request which is a request from the processor to the information register during negation of the remap signal, and supplies the buffer with the read access request via the interrupt control circuit in order to read the information from the buffer during assertion of the remap signal.例文帳に追加

切替回路は、リマップ信号のネゲート中に、プロセッサから情報レジスタへの読み出しアクセス要求を低速スレーブに供給し、リマップ信号のアサート中に、バッファから情報を読み出すために読み出しアクセス要求を割り込み制御回路を介してバッファに供給する。 - 特許庁