「rs flip flop」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Thereby, the duty signal outputted from an RS flip-flop 80 and the operation signal outputted from an RS flip-flop 84 are renewed simultaneously.例文帳に追加

これにより、ＲＳフリップフロップ８０から出力される上記デューティ信号と、ＲＳフリップフロップ８４から出力される上記操作信号とが同時に更新される。 - 特許庁

An output from the comparator 14-2 is fed to a reset terminal of the RS flip-flop 16-1 and to a set terminal of the RS flip-flop 16-2, thus sharing the comparators.例文帳に追加

比較器１４−２からの出力をＲＳフリップフロップ１６−１のリセット端子に供給するとともにＲＳフリップフロップ１６−２のセット端子に供給して比較器を共有する。 - 特許庁

A reset signal RS is inputted from the external input terminal of the flip-flop 31-1 of the first stage, and the reset signal is sequentially transferred from the external output terminal to the flip-flop of the next stage.例文帳に追加

初段のフリップフロップ３１−１の外部入力端子からリセット信号ＲＳを入力し、外部出力端子から順次次段のフリップフロップにリセット信号を転送する。 - 特許庁

An oscillator part 4 oscillates a timing signal and resets the RS-flip flop 5 with a timing signal.例文帳に追加

オシレータ部４は、タイミング信号を発振し、このタイミング信号で、ＲＳ−フリップフロップ５をリセットする。 - 特許庁

The state of the RS latch 2 is loaded into the D flip-flop 4 to reset the register 14.例文帳に追加

これにより、ＲＳラッチ２の状態がＤフリップフロップ４にロードされ、レジスタ１４が再設定される。 - 特許庁

The RS latch 2 changes in dependence on the output of a D flip-flop 4 constituting the register 14 to continuously save a state of the register 14.例文帳に追加

ＲＳラッチ２は、レジスタ１４を構成するＤフリップフロップ４の出力に応じて変化し、レジスタ１４の状態を常に保存する。 - 特許庁

The output voltage is rectified through a diode D1 and a capacitor C1 and is input to an RS flip-flop 12.例文帳に追加

出力された電圧は、ダイオードＤ１とコンデンサＣ１とにより整流され、ＲＳフリップフロップ１２に入力される。 - 特許庁

These waveform edges are supplied to an RS flip-flop 26 for detection of a phase difference code (leading or lagging phase).例文帳に追加

これらをＲＳフリップフロップ２６に供給することによって、位相差の符号（進み位相か遅れ位相か）が検出される。 - 特許庁

The overheat protection circuit 32 includes an overheat temperature detection circuit 32a, a restarting circuit 32b, and an RS flip flop circuit 32c.例文帳に追加

加熱保護回路３２は、加熱温度検出回路３２ａ、再起動回路３２ｂ及びＲＳフリップフロップ回路３２ｃを有している。 - 特許庁

At the start-up of the oscillatory wave motor, however, an RS flip flop 41 causes the 16-bit register 43 to output specific speed data.例文帳に追加

ただし、振動波モータの起動時には、ＲＳフリップフロップ４１が１６ビットレジスタ４３に特定な速度データを出力させる。 - 特許庁

The output of an AND circuit 3-2-1 becomes "1", and the internal value of an RS flip-flop 3-3-1 is set to "1".例文帳に追加

ＡＮＤ回路３−２−１の出力が、“１”になり、ＲＳフリップ・フロップ３−３−１の内部値が“１”にセットされる。 - 特許庁

A control circuit 20 outputs a start pulse ST for starting jitter measurement to an RS flip-flop 22.例文帳に追加

制御回路２０はＲＳフリップフロップ２２に対してジッタ測定を開始するスタートパルスＳＴを出力する。 - 特許庁

A timing generator 16 brings an RS flip-flop 17 into a set state at any timing set by a processing unit 10 for control.例文帳に追加

タイミング発生器１６は、制御用処理装置１０によって設定された任意のタイミングでＲＳフリップ１７をセット状態にする。 - 特許庁

When the end rate signal END_RATE is asserted, an output fixing unit 16 prohibits the transition of the RS flip-flop 14.例文帳に追加

出力固定部１６は、エンドレート信号ＥＮＤ＿ＲＡＴＥがアサートされると、ＲＳフリップフロップ１４の遷移を禁止する。 - 特許庁

A current detecting section detects a current flowing in the motor drive section and drives the motor at a constant current, by triggering the RS-flip-flop by this current detection.例文帳に追加

電流検出部は、モータ駆動部に流れる電流を検出し、これにより、ＲＳ−フリップフロップをトリガして、モータを定電流駆動する。 - 特許庁

To prevent through current from flowing through a pair of power switch elements one of which is driven by an RS flip-flop.例文帳に追加

片方がＲＳフリップフロップで駆動される一対の電力用スイッチ素子に貫通電流が流れないようにする。 - 特許庁

The state of the D flip-flop 4 just before system waiting is saved in the RS latch 2.例文帳に追加

従って、システム待機直前のＤフリップフロップ４の状態はＲＳラッチ２に保存されて残る。 - 特許庁

A protection circuit 25 composed of first and second comparators 26, 27 and an RS flip-flop 28 is arranged at the boosting circuit 24.例文帳に追加

また、昇圧回路２４には、第１，第２の比較器２６，２７およびＲＳフリップフロップ２８からなる保護回路２５を設ける。 - 特許庁

The sense line information detecting part 1 may also have such constitution that a plurality of parts are arranged in parallel and connected to one RS flip-flop 2.例文帳に追加

センスライン情報検出部１は、複数が並列配備され一つのＲＳフリップフロップ２に接続される構成とすることもできる。 - 特許庁

The output A of the AND gate 54 and the output B of the AND gate 55 are inputted to an RS flip flop 56.例文帳に追加

ＡＮＤゲート５４の出力Ａ、ＡＮＤゲート５５の出力ＢはＲＳフリップフロップ５６に入力される。 - 特許庁

An encoder 32 encodes the output of the RS flip-flop 3-3-1 to an RS flip-flop 3-3-N, to output an abnormal unit displaying signal for indicating which among the power units 1-1 is abnormal, to the power units 1-N.例文帳に追加

エンコーダ３２は、ＲＳフリップ・フロップ３−３−１〜ＲＳフリップ・フロップ３−３−Ｎの出力をエンコードし、電源ユニット１−１〜電源ユニット１−Ｎのどれが異常であるかを示す異常ユニット表示用信号を出力する。 - 特許庁

An RS flip-flop is set when an input data exceeds a threshold value, the maximum value data of a positive peak P2 in the input data is detected/held, and the RS flip-flop is reset thereafter when a difference between the maximum value data and the input data exceeds a set value (time t4).例文帳に追加

入力データが閾値を越えるとＲＳフリップフロップはセットされ、入力データの正ピークＰ２の最大値データを検出・保持した後、その最大値データと入力データとの差分が設定値を越えたならば（時刻ｔ４）ＲＳフリップフロップはリセットされる。 - 特許庁

When an RS flip-flop FF1 is in a set state, an output signal S0 of an AND gate AND 1 rises in response to a leading edge of an input signal Sin, a logic circuit LC is operated accordingly, an output signal Sout goes to a high level after the lapse of a prescribed time top, and then the RS flip-flop FF1 is reset.例文帳に追加

RSフリップフロップFF１がセット状態にあるとき入力信号Ｓ_inの立ち上がりエッジに応じて ANDゲートAND1の出力信号Ｓ_O が立ち上がり、これに応じて論理回路ＬＣが動作し、所定の時間ｔ_opが経過したあと、出力信号Ｓ_outがハイレベルになり、よってRSフリップフロップFF１がリセットされる。 - 特許庁

A comparator 122 detects a current flowing to the switching element Q2 from a resistor RS, and outputs a reset signal to the RS flip-flop 123.例文帳に追加

コンパレータ１２２は、スイッチ素子Ｑ２に流れる電流を抵抗ＲＳ２から検出して、ＲＳフリップフロップ１２３へのリセット信号を出力する。 - 特許庁

The logic circuit LC can be surely operated in response to the leading edge of the input signal Sin, and the RS flip-flop FF1 is reset in response to the output signal Sout of the logic circuit LC.例文帳に追加

入力信号Ｓ_inの立ち上がりエッジに応じて論理回路ＬＣが確実に動作でき、当該論理回路ＬＣの出力信号Ｓ_out に応じてRSフリップフロップFF１がリセットされる。 - 特許庁

Once the D-type flip-flop 14 is set, it continuously outputs the test mode determining signal TMD, until a reset signal RS is applied from the outside.例文帳に追加

Ｄ型フリップフロップ１４は一旦セットされると、外部からリセット信号RSが加えられるまでテストモード決定信号TMDを連続的に出力する。 - 特許庁

As the reset signal is generated, the D type flip-flops 101 and 102 are reset and when the Q terminal outputs both vary to the low level, the RS flip-flop outputs a high-level set signal.例文帳に追加

リセット信号の発生に伴いＤ型フリップフロップ１０１、１０２がリセットされＱ端子出力が共にローレベルに変化すると、ＲＳフリップフロップはハイレベルのセット信号を出力する。 - 特許庁

When Q terminal outputs of D type flip-flops 101 and 102 vary to high level as a reference frequency signal A and a frequency-division signal rise, an RS type flip-flop outputs a low-level reset signal.例文帳に追加

基準周波数信号Ａ、分周信号の立ち上がりに伴いＤ型フリップフロップ１０１、１０２のＱ端子出力がハイレベルに変化すると、ＲＳ型フリップフロップはローレベルのリセット信号を出力する。 - 特許庁

Then, RS flip-flop 23 is set by an OR condition of the pulse output by the rising pulse generation part 29, reset by the pulse output by the falling pulse generation part 30 and a counter 26 which measures one bit period is cleared at a state that the RS flip-flop 23 is reset and when the OR condition of the pulse is established.例文帳に追加

そして、ＲＳフリップフロップ２３を、立上りパルス発生部２９より出力されるパルスのＯＲ条件でセットして立下りパルス発生部３０より出力されるパルスでリセットし、１ビット期間を計測するカウンタ２６をＲＳフリップフロップ２３がリセット状態で且つ前記パルスのＯＲ条件が成立した場合にクリアする。 - 特許庁

The output signal Sout of the AND gate AND 1 of the logic circuit LC goes down after the lapse of the time top from a trailing edge of the output signal S0 of the AND gate AND 1 and the RS flip-flop FF1 is set, in response to the trailing edge of the input signal Sin.例文帳に追加

ANDゲートAND1の出力信号Ｓ_O の立ち下がりエッジから時間ｔ_opが経過したあと、論理回路ＬＣの出力信号Ｓ_out が立ち下がり、入力信号Ｓ_inの立ち下がりエッジに応じてRSフリップフロップFF１がセットされる。 - 特許庁

When an overcurrent is detected by an overcurrent detecting circuit 11, an oscillation frequency changing circuit 18 reduces an oscillation frequency of an oscillator 16 and an RS flip-flop circuit 12 practices an overcurrent protecting operation.例文帳に追加

発振周波数変更回路１８は、過電流検出回路１１で過電流が検出されると発振器１６の発振周波数を低下させるとともに、ＲＳフリップフロップ回路１２が前記過電流保護動作を行う。 - 特許庁

A counter 7 to which reset signals are inputted from the reset terminal 10 through the OR gate 12 outputs the signals of the L level to the reset terminal of the RS flip-flop 20.例文帳に追加

リセット端子１０からリセット信号をＯＲゲート１２を介して入力されたカウンタ７は、ＲＳフリップフロップ２０のリセット端子にＬレベルの信号を出力する。 - 特許庁

The invertor circuit 111 of an RS flip-flop circuit 101 reverses the potential Va of a node A and supplies a signal Q_ to an output circuit 102.例文帳に追加

ＲＳフリップフロップ回路１０１のインバータ回路１１１は、ノードＡの電位Ｖａを反転させて信号Ｑ_を出力回路１０２に供給する。 - 特許庁

A signal output circuit 19 combines pulse signals from the first and second RS flip-flop circuits 17 and 18 to generate a pulse width modulation signal PWMout.例文帳に追加

信号出力回路１９で第１，第２ＲＳフリップフロップ回路１７，１８からのパルス信号を合成してパルス幅変調信号ＰＷＭｏｕｔが生成される。 - 特許庁

The RS flip flop 103 is set by the pulse signal of the rising edge detection circuit 101, and reset by the pulse signal of the falling edge detection circuit 102.例文帳に追加

ＲＳフリップフロップ１０３は、立ち上がりエッジ検出回路１０１のパルス信号によりセットされ、立ち下がりエッジ検出回路１０２のパルス信号によりリセットされる。 - 特許庁

A low-level signal is inputted to a R terminal of the RS flip-flop circuit 108 when a voltage V2 of a second capacitor 103 is higher than the reference voltage Vst.例文帳に追加

ＲＳフリップフロップ回路１０８のＲ端子には、第２のコンデンサ１０３の電圧Ｖ２が基準電圧Ｖｓｔより高くなると、ローレベルの信号が入力される。 - 特許庁

Then, the RS flip-flop is reset when a difference between the minimum value data and the input data exceeds the set value (time t5), after passing a negative peak p2.例文帳に追加

次に、負ピークｐ２を過ぎた後、その最小値データと入力データとの差分が設定値を越えたならば（時刻ｔ５）ＲＳフリップフロップは再びセットされる。 - 特許庁

When the falling edge of a digital signal B supplied to an input terminal B is detected, a falling edge detection circuit 102 outputs the pulse signal to the R terminal of the RS flip flop 103.例文帳に追加

立ち下がりエッジ検出回路１０２は、入力端子Ｂに供給されたデジタル信号Ｂの立ち下がりエッジが検出された時にパルス信号を、ＲＳフリップフロップ１０３のＲ端子に出力する。 - 特許庁

In the oscillation circuit of the Fig. 1, a high-level signal is inputted to a S terminal of a RS flip-flop circuit 108 when a voltage V1 of a first capacitor 102 is higher than a reference voltage Vst.例文帳に追加

図１の発振回路において、ＲＳフリップフロップ回路１０８のＳ端子には、第１のコンデンサ１０２の電圧Ｖ１が基準電圧Ｖｓｔより高くなると、ハイレベルの信号が入力される。 - 特許庁

The RS flip-flop 30 is set by the rising edge of a pulse signal and reset by the edge of the falling edge of the pulse signal, and a power MOS transistor 31 is on-driven by its output.例文帳に追加

ＲＳフリップフロップ３０をパルス信号の立ち上がりエッジでセットし、パルス信号の立ち下がりエッジでリセットし、その出力で電力用ＭＯＳトランジスタ３１をオン駆動する。 - 特許庁

A driving signal generating part 1 receives an input control signal IN and an output signal of an RS flip flop 5 and generates a drive signal for MOS-FETM1 to M4.例文帳に追加

駆動信号生成部１は、入力制御信号ＩＮ及びＲＳフリップフロップ５の出力信号を受けて、ＭＯＳ−ＦＥＴＭ１〜Ｍ４に対する駆動信号を生成する。 - 特許庁

The circuit is equipped with CMOS inverters 10 and 20 and an RS flip-flop 30, and the CMOS inverter 10 has a resistance element R1 connected between a power source and a PMOS transistor P10.例文帳に追加

ＣＭＯＳインバータ１０、２０と、ＲＳフリップフロップ３０とを備え、ＣＭＯＳインバータ１０は、電源及びＰＭＯＳトランジスタＰ１０との間に抵抗素子Ｒ１を接続された構成になっている。 - 特許庁

The judging means 100b cuts off an overcurrent by setting a set signal inputted into the RS-flip flop 100a as H if dropping of a voltage caused by on-resistance of the main switching element 101 exceeds a prescribed value.例文帳に追加

判定手段１００ｂは主スイッチング素子１０１のオン抵抗による電圧降下が所定値を超過したらＲＳ−フリップフロップ１００ａに入力するセット信号をＨとして過電流を遮断する。 - 特許庁

A delay circuit 104 delays the rising time and falling time of a signal to be output from the Q terminal of the RS flip flop 103 only by respective preset times.例文帳に追加

遅延回路１０４は、ＲＳフリップフロップ１０３のＱ端子から出力される信号の立ち上がりの時刻および立ち下がりの時刻をそれぞれ予め設定された時間だけ遅延させる。 - 特許庁

When the rising edge of a digital signal A supplied to an input terminal A is detected, a rising edge detection circuit 101 outputs a pulse signal to the S terminal of an RS flip flop 103.例文帳に追加

立ち上がりエッジ検出回路１０１は、入力端子Ａに供給されたデジタル信号Ａの立ち上がりエッジが検出された時にパルス信号を、ＲＳフリップフロップ１０３のＳ端子に出力する。 - 特許庁