「second cache」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

In response to association of the target address with the entry having a second ineffective coherency condition in the first cache directory, a request designating the target address is sent onto the mutual connection fabric after the coherency condition associated with the target address is decided in the second cache directory of the cache coherency lower level cache.例文帳に追加

ターゲット・アドレスが第一キャッシュディレクトリにおいて第２無効コヒーレンシ状態を有するエントリと関連付けられていることに応答して、キャッシュ・コヒーレンシの下位レベル・キャッシュの第２キャッシュ・ディレクトリにおいてターゲット・アドレスと関連付けられたコヒーレンシ状態を決定した後、相互接続ファブリック上にターゲット・アドレスを指定するリクエストを送出する。 - 特許庁

The RIP unit 120 does not register created image data on the cache memory 140 when receiving the second response.例文帳に追加

ＲＩＰ部１２０は、第２の応答を受けた場合、作成した画像データをキャッシュメモリ１４０に登録しない。 - 特許庁

One or more dirty data element stored in the second cache memory is backed up in the nonvolatile storage resource.例文帳に追加

第二のキャッシュメモリに記憶された一以上のダーティデータ要素を不揮発性の記憶資源にバックアップされる。 - 特許庁

As an example, the memory device may be a cache and the second memory device may be a main memory for the computing system.例文帳に追加

一例として、メモリ装置をキャッシュとし、第２のメモリ装置をコンピューティング・システムの主記憶とすることができる。 - 特許庁

The second subsystem 15 provides a cache 25 or a duplication 26 of the original data when the object is accessed.例文帳に追加

第２のサブシステム１５は、オブジェクトへのアクセスに対して、元データのキャッシュ２５あるいは複製２６を提供する。 - 特許庁

For example, the first memory part 48 is set in the cache memory mode, and the second memory part 49 is set in the RAM mode.例文帳に追加

例えば、第１メモリ部４８をキャッシュメモリ・モードに設定し、第２メモリ部４９をＲＡＭモードに設定する。 - 特許庁

The second storage has a plurality of cache control parts controlling a disc and cache, a plurality of protocol conversion parts distributing demands from a host to the suitable cache control parts, a configuration management part and an interconnection network connecting them together.例文帳に追加

第二のストレージは、ディスクおよびキャッシュを制御する複数のキャッシュ制御部と、ホストからの要求を適当なキャッシュ制御部に振り分ける複数のプロトコル変換部と、構成管理部と、これらを相互に接続する相互結合網を有する。 - 特許庁

To provide a second cache drive control circuit, a second cache, a RAM and a second cache drive control method, allowing reduction of unnecessary power supply without reducing processing speed of a processor, allowing suppression of a heating value, helping stable operation of the processor, realizing high reliability, and environmentally excellent by suppressing power consumption.例文帳に追加

プロセッサの処理速度の低下をもたらすことなく、不要な電力供給を削減でき、発熱量を抑え、プロセッサの安定動作を助け、高信頼性を実現するとともに、消費電力量を抑えることで環境的に優れるセカンドキャッシュ駆動制御回路、セカンドキャッシュ、ＲＡＭ、及びセカンドキャッシュ駆動制御方法を提供する。 - 特許庁

When the second and following request is made from the client, the server transmits the cache data registered in the database to the Web browser in order to display the cache data as teaching material contents to the client.例文帳に追加

２回目以降のクライアントのリクエストがあると、サーバーは、データベースに登録されているキャッシュデータを、教材コンテンツとしてクライアントに表示させるために、キャッシュデータをＷｅｂブラウザーに送信する。 - 特許庁

When a memory address included in a memory access request from a CPU 11 is the first memory address, a cache control part 14 executes access to the memory 15 by turning off cache control, and when the memory address included in the memory access request is the second memory address, turns on cache control to execute access to the cache 113.例文帳に追加

キャッシュ制御部１４は、ＣＰＵ１１からのメモリアクセス要求に含まれるメモリアドレスが第１のメモリアドレスである場合、キャッシュ制御をオフしてメモリ１５に対するアクセスを実行し、メモリアクセス要求に含まれるメモリアドレスが第２のメモリアドレスである場合、キャッシュ制御をオンして、キャッシュ１１３に対するアクセスを実行する。 - 特許庁

Then the second subsystem 15 protects the cache 25 or the duplication 26 by utilizing the characteristics of a threshold secret sharing scheme.例文帳に追加

そして、第２サブシステム１５は、しきい値秘密分散法の特性を利用してキャッシュ２５あるいは複製２６を保護する。 - 特許庁

The cache memory is provided with a first memory, a second memory of a smaller capacity as compared with the first memory, and a leak current control circuit.例文帳に追加

第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具える。 - 特許庁

To provide an instruction cache device storing the instruction block of a non-branch instruction and the instruction block of a branch destination instruction to dedicated first and second instruction caches and surely hitting the branch destination instruction in the second instruction cache and a control method therefor.例文帳に追加

非分岐命令の命令ブロックと分岐先命令の命令ブロックとを専用の第１と第２の命令キャッシュに格納し、分岐先命令が確実に第２の命令キャッシュでヒットする命令キャッシュ装置及びその制御方法にある。 - 特許庁

A data processing system, which is provided with; a storage device provided with a cache memory having a first and second regions and a disk device which stores the data of the cache memory; and a computer executing a first and second programs, is operated as follows.例文帳に追加

第１の領域と第２の領域とを有するキャッシュメモリとキャッシュメモリのデータを格納するディスク装置とを備えたストレージ装置と、第１のプログラムと第２のプログラムを実行する計算機とを備えたデータ処理システムを以下のように動作させる。 - 特許庁

When a cache resident setting request from a management device or the like is given, the first storage device instructs the cache resident setting to the second storage device in reference to the resident information.例文帳に追加

管理装置等からのキャッシュ常駐化設定要求があると、第１ストレージ装置は、当該常駐化情報を参照して、第２ストレージ装置に対するキャッシュ常駐化設定を指示する。 - 特許庁

The second group of the microcode is directly mapped into the RAM cache from the RAM cache so that the blocks can be swapped into and out of the digital system.例文帳に追加

マイクロコードの第２のグループは、ＲＡＭキャッシユから分離したメモリ装置からＲＡＭキャッシュに直接マップされているので、そのブロックはそのディジタル・システムにスワップイン及びスワップアウトすることが可能である。 - 特許庁

An arbitration device arbitrates access to a first memory and second memory by a first device with a cache memory for temporarily storing data and a second device.例文帳に追加

実施形態の調停装置は、データを一時記憶するキャッシュメモリを備える第１装置と、第２装置とによる、第１メモリおよび第２メモリに対するアクセスを調停する。 - 特許庁

To further increase efficiency when using a first storage as a cache for a second storage in order to increase the speed of accessing the second storage.例文帳に追加

第１の外部記憶装置を第２の外部記憶装置のキャッシュとして用いて第２の外部記憶装置のアクセスの高速化を図る場合の更なる効率化を図る。 - 特許庁

The respective threads perform Fourier transform in the direction of the first dimension and the second dimension by using the data stored in the secondary cache.例文帳に追加

そして、各スレッドは、２次キャッシュに格納されたデータを使って、１次元目と２次元目の方向にフーリエ変換を行う。 - 特許庁

Furthermore, the method includes a step for performing access to a cache by executing the first load instruction and the second load instruction.例文帳に追加

その方法は、更に、第１ロード命令および第２ロード命令を実行することによってキャッシュをアクセスするステップを含む。 - 特許庁

The second caching proxy seamlessly continues to supply the requested content stream as a function of the cache handoff.例文帳に追加

第２キャッシング・プロキシは、このキャッシュ処理のハンドオフに応じて、要求されたストリーミング・コンテンツを中断することなく提供し続ける。 - 特許庁

The multiprocessor integrated circuit 100 has a combination of a first processor 104 and a first level cache 106 powered by a first power terminal 122, and a combination of a second processor 108 and a first level cache 110 powered by a second power terminal 124.例文帳に追加

マルチプロセッサ集積回路100は、第１の電源端子122によって電力供給を受ける第１のプロセッサ104−第１レベルキャッシュ106の組み合わせと、第２の電源端子124によって電力供給を受ける第２のプロセッサ108−第１レベルキャッシュ110の組み合わせとを有する。 - 特許庁

This method comprises for offering a first mechanism capable of performing exclusive access to the first part of a cache memory and a process for offering a second mechanism capable of performing exclusive access to the second part of the cache memory, and the exclusive access to the first pat is made independent of the exclusive access to the second part.例文帳に追加

キャッシュメモリの第１の部分への排他的アクセスを可能とする第１の機構を提供する工程と、キャッシュメモリの第２の部分への排他的アクセスを可能とする第２の機構を提供する工程と、を有し、第１の部分への排他的アクセスは第２の部分への排他的アクセスと独立である。 - 特許庁

A memory controller controls an access to the memory unit, reads out the first cache line from a first memory module via the data bus and the first information bus and, by parallel operation, writes a pair of updated information bits of the second cache line which has been read out first into the second memory module via the second information bus.例文帳に追加

メモリコントローラは、メモリユニットへのアクセスを制御し、第１のメモリモジュールからデータバスおよび第１の情報バスを介して第１のキャッシュラインを読み出し、かつ、並列動作で、先に読み出された第２のキャッシュラインの一組の更新された情報ビットを第２の情報バスを介して第２のメモリモジュールに書き込む。 - 特許庁

When a cache mistake occurs in the process of the first virtual machine 131, a switching part 11b switches a performing virtual machine from the first virtual machine 131 to the second virtual machine 132 during the cache processing.例文帳に追加

切替部１１ｂは、第１の仮想マシン１３１の処理においてキャッシュミスが発生した場合、キャッシュ処理が実行される間、実行仮想マシンを第１の仮想マシン１３１から第２の仮想マシン１３２に切り替える。 - 特許庁

A plurality of host computers 101 and 102 and secondary storage devices 110 and 120 are connected with one another through a switch 103, and a cache memory 107 having a cache controller 104 common to the secondary storage devices is connected to the switch in parallel with the second storage devices.例文帳に追加

複数のホストコンピュータ101,102と２次記憶装置110,120はスイッチ103を介して接続され、２次記憶装置に共通のキャッシュコントローラ104を備えるキャッシュメモリ107が２次記憶装置と並列にスイッチに接続される。 - 特許庁

Cache memories, arranged as a first memory cell array and main memories arranged as a second memory cell array, are provided mixed.例文帳に追加

同一の半導体基板上に、第１のメモリセルアレイを有するキャッシュメモリと、第２のメモリセルアレイを有するメインメモリとが混載されている。 - 特許庁

To each of sequential reading following the non-sequential reading, data of the read address of the sequential reading are outputted from the second cache memory circuit 280.例文帳に追加

非順次リードに続く各順次リードに対して、第２のキャッシュ・メモリ回路２８０から該順次リードのリード・アドレスのデータを出力する。 - 特許庁

The first storage device holds cache resident information in the second storage device that is the external storage device in a shared memory.例文帳に追加

第１ストレージ装置は、外部ストレージ装置である第２ストレージ装置におけるキャッシュ常駐化情報を共有メモリに保持しておく。 - 特許庁

A data consistency determination unit 6 reads out the data from the cache memory 2 subsequent to the end of a data write, and creates second check data anew.例文帳に追加

データ整合性判定部６は、データの書込み終了後にキャッシュメモリ２からデータを読み出し、第２検査用コードを改めて生成する。 - 特許庁

The cache server controlling device 600 uses a first threshold value in case that the number of the cache servers 300 for storing the reproduced content to be determined is increased, and uses a second threshold value smaller than the first threshold value in case that the number of cache servers 300 for storing the reproduced content to be determined is decreased.例文帳に追加

ここでキャッシュサーバ制御装置６００は、判断対象となっている再生コンテンツを記憶するキャッシュサーバ３００の台数を増やす場合には第１の閾値を使用し、判断対象となっている再生コンテンツを記憶するキャッシュサーバ３００の台数を減らす場合には、第１の閾値よりも値の低い第２の閾値を使用する。 - 特許庁

Then, until the next non-sequential reading occurs, data of the address following the last address of the n addresses are sequentially read from the memory to the second cache memory circuit 280 to be stored without any intervention of the first cache memory circuit 270.例文帳に追加

その後、次の非順次リードがなされるまで、第１のキャッシュ・メモリ回路２７０を介さずに、ｎ個のアドレスの末尾のアドレスに続くアドレスのデータをメモリから第２のキャッシュ・メモリ回路２８０に順次読み出して保存する。 - 特許庁

Data requests requiring little processing to identify responsive data may be served from the first cache, while those requiring further processing to identify responsive data are served from the second cache.例文帳に追加

応答するデータを識別するための処理がほとんど必要とされないデータリクエストは、第１のキャッシュから供給され、応答するデータを識別するための処理がさらに必要とされるデータリクエストは、第２のキャッシュから供給される。 - 特許庁

The second storage selects to execute a process to an external device by the cache control parts or to connect with the first storage device through the protocol conversion parts without executing the process to the external device by the cache control parts.例文帳に追加

第二のストレージは、キャッシュ制御部で外部デバイスに対する処理を実行するか、キャッシュ制御部で外部デバイスに対する処理を実行することなくプロトコル変換部を介して第一のストレージ装置と接続するかを選択する。 - 特許庁

The delay of the execution of the first load instruction and the execution of the second load instruction makes it possible for the cache to complete access based on the first load instruction before the start of the access based on the second load instruction.例文帳に追加

第１ロード命令の実行と第２ロード命令の実行との間の遅延は、キャッシュが、第２ロード命令によるアクセスの開始前に第１ロード命令によるアクセスを完了することを可能にする。 - 特許庁

Therefore, it is possible to reduce the data amount when the image data are carried out cache compared to a storing mode that the second image data themselves are stored in the data storing unit.例文帳に追加

よって、第２の画像データをそのままデータ格納部に格納する態様に比べて、画像データをキャッシュする際のデータ量を少なくすることができる。 - 特許庁

By comparing the second check data against the first check data, it can be determined whether or not the data has been stored normally in the cache memory 2.例文帳に追加

第２検査用コードと第１検査用コードとを比較することにより、データがキャッシュメモリ２に正常に記憶されたか否かを判定することができる。 - 特許庁

A second processing determining part 26 specifies the possession core by using the L1 cache tag 21 when the processing with respect to the possession core is required, and then, determines a retry.例文帳に追加

第２処理判定部２６は、所持コアに対する処理が必要である場合にＬ１キャッシュタグ２１を用いて所持コアを特定し、リトライ判定する。 - 特許庁

A multiprocessor data processing system includes at least first and second coherency domains, where the first coherency domain includes a system memory and a cache memory.例文帳に追加

マルチプロセッサ・データ処理システムは、少なくとも第１コヒーレンシ・ドメインおよび第２コヒーレンシ・ドメインを含み、第１コヒーレンシ・ドメインはシステム・メモリおよびキャッシュ・メモリを含む。 - 特許庁

A table 250 stores data for cache management including a first variable showing the range of dirty data among data cached in a cache memory 104 and a second variable showing the range of snap data to be written in a backup LDISK11b.例文帳に追加

テーブル２５０は、キャッシュメモリ１０４にキャッシングされたデータのうちのダーティデータの範囲を示す第１の変数と、バックアップＬＤＩＳＫ１１ｂに書き込まれるべきスナップデータの範囲を示す第２の変数とを含むキャッシュ管理用データを保持する。 - 特許庁

The computer system includes a CPU core, a DSP core, a data cache, a first and a second sequential buffer modules, and an external memory, and sequentially accesses input or output data transmitted in or from the DSP core using a sequential buffer instead of the data cache.例文帳に追加

ＣＰＵコア、ＤＳＰコア、データキャッシュ、第１及び第２シーケンシャルバッファモジュール、及び外装メモリを含み、ＤＳＰコアに／から伝達される入力または出力データをデータキャッシュを使用せず、シーケンシャルバッファを使用してシーケンシャルにアクセスする。 - 特許庁

One piece of file information is extracted from first cache list information which is a list of the file information of printing object image data this time, and searched from second cache list information which is a list of last printing object images (S410, S411).例文帳に追加

今回の印刷対象画像データのファイル情報のリストである第１キャッシュリスト情報から１つのファイル情報を抽出し、前回の印刷対象画像のリストである第２キャッシュリスト情報から検索する（Ｓ４１０、Ｓ４１１）。 - 特許庁

The file system managing apparatus has the storing apparatus which stores data of a first file management table and data of a second file management table, a data managing section which has a file system that tests data per first size and a device driver, and a first cache and a second cache which have a predetermined size larger than the first size.例文帳に追加

ファイルシステム管理装置は、第１のファイル管理テーブルのデータ及び第２のファイル管理テーブルのデータを格納した記憶装置と、データを第１のサイズ毎に検査するファイルシステムとデバイスドライバとを有したデータ管理手段と、第１のサイズより大きな所定のサイズの第１のキャッシュ及び第２のキャッシュとを備える。 - 特許庁

When receiving the second prefetch start instruction, the multiblock prefetch control part specifies a plurality of cache blocks to be transferred on the basis of prefetch object area information included in the instruction and the size of the cache blocks, performs scheduling so as to transfer the plurality of cache blocks within an execution time of a prescribed process and outputs a transfer instruction.例文帳に追加

また、マルチブロックプリフェッチ制御部は、第2prefetch開始命令を受信した場合、当該命令に含まれるプリフェッチ対象領域情報とキャッシュブロックの大きさとに基づき、転送すべき複数のキャッシュブロックを特定し、複数のキャッシュブロックを所定の処理の実行時間内で転送するようにスケジューリングし、転送指示を出力する。 - 特許庁

When it is determined that the target data of the load instruction held in the entry of the instruction port 210 has been transferred after a cache miss of the target data, a second determination section 215A validates a second flag (RIF).例文帳に追加

命令ポート２１０のエントリに保持されたロード命令の対象データについてキャッシュミスした後に対象データが転送されてきたと判定した場合、第２判定部２１５Ａは第２フラグ（ＲＩＦ）を有効化する。 - 特許庁