「second cache」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A second detecting circuit 16b detects the multistage indirect dependency of all instructions in execution and all the load instructions in the individual stage of a pipeline according to the output signal of the first detecting circuit 16a and a cache miss signal L0Miss1W.例文帳に追加

第２の検出回路１６ｂは、第１の検出回路１６ａの出力信号及びキャッシュ・ミス信号Ｌ０Ｍｉｓｓ１Ｗに応じて、実行状態にある全ての命令とパイプラインの各ステージにある全てロード命令との間で多段の間接的な依存関係を検出する。 - 特許庁

On some conditions, such as control by a CPU 2, by a factor of an instruction set 8 fetched from a cache memory 31, the second priority control function 36 changes the priority data 34 and sets a specific line of the priority data 34 to a low or old level to cause it to be rewritten earliest.例文帳に追加

第２の優先度制御機能３６は、キャッシュメモリ３１からフェッチされた命令セット８を要因とする幾つかの条件、たとえばＣＰＵ２の制御により、優先データ３４を変更し、特定のラインの優先データ３４を低くあるいは古くして最も早く書換えられるようにする。 - 特許庁

In the cache memory 11, a region for storing related data related to a plurality of different contents data stored in the mini-disk 90 is provided at a memory first half part, and a region for storing entity of contents data recorded in the mini-disk 90 is provided at a memory second half part.例文帳に追加

キャッシュメモリ１１は、メモリ前半部分にミニディスク９０に記録された複数の異なるコンテンツデータに関連する関連データを格納するための領域が設けられ、メモリ後半部分にはミニディスク９０に記録されたコンテンツデータの実体を格納するための領域が設けられている。 - 特許庁

In the acquisition (711, 721) of reference pixels, interpolation processing (712, 722), and the storage of interpolation results (713, 723), the first processing and the second processing are independently executable, the locality of a memory is improved and a hit rate of a cache memory is increased by performing interpolation processing whose reference picture number is the same at a time.例文帳に追加

参照画素の取得（７１１、７２１）、補間処理（７１２、７２２）、補間結果の保存（７１３、７２３）は、第１処理と第２処理は独立して実行が可能なため、参照ピクチャ番号が同じ補間処理をまとめて処理することにより、メモリの局所性を高め、キャッシュメモリのヒット率を向上させる。 - 特許庁

Power supply saving is enhanced by temporarily storing inputted information in a first storage part (cache memory) according to transmission rate information to follow main information such as video and sound and performing driving control for recording and reproduction in a second storage part such as a disk recording medium according to its storage state.例文帳に追加

映像や音声などの主情報に付随する伝送レート情報に応じて入力情報を第１の記憶部（キャッシュメモリ）に一時蓄積し、その蓄積状態に応じてディスク記録媒体等の第２の記録部における記録再生のための駆動制御を行うことにより省電力を向上させる。 - 特許庁

A control unit 102 writes information from the outside into a cache memory 108 when a vibration amount of an HDD 106 detected by a vibration sensor 104 is equal to or more than a first threshold and equal to or less than a second threshold, and a processing load of the information recording device 100 is less than a predetermined value.例文帳に追加

制御部１０２は、振動センサ１０４によって検出されるＨＤＤ１０６の振動量が第１閾値以上であって、第２の閾値以下の範囲内であり、且つ、情報記録装置１００の処理負荷が所定値未満である場合には、外部からの情報をキャッシュメモリ１０８に書き込む。 - 特許庁

A first means to save storage information of a RAM built-in the microcomputer in a cache memory 21 based on command issuance from a host system 26, a second means to develop a program stored in an external program memory of the microcomputer in the RAM and a third means to execute the developed program are formed by the microcomputer 23.例文帳に追加

ホストシステム（２６）からのコマンド発行に基づいて、マイクロコンピュータに内蔵されたＲＡＭの記憶情報をキャッシュメモリ（２１）に待避する第１手段と、マイクロコンピュータの外部のプログラムメモリに記憶されているプログラムを上記ＲＡＭに展開する第２手段と、展開されたプログラムを実行する第３手段とをマイクロコンピュータ（２３）によって形成する。 - 特許庁

Prior to data processing using a flash memory 203 as a cache based on a command, partial or entire data of a second data block based on a long sector defined on the hard disk 204 side including the start end and terminal addresses of a first data block based on a host definition sector is read from the hard disk and written into the flash memory 203.例文帳に追加

コマンドに基づいてフラッシュメモリ２０３をキャッシュとして使用したデータ処理を行うに先立ち、ホスト定義セクタをベースとする第１のデータブロックの始端及び終端アドレス囲む、ハードディスク２０４側で定義されているロングセクタをベースとする第２のデータブロックの一部若しくは全体のデータを前記ハードディスクから読出しフラッシュメモリ２０３に書き込むようにした。 - 特許庁

The first and third memory modules and the second and fourth memory modules are respectively allowed to make pairs, and when failure is caused in one of the first to fourth memory modules, the directory module group writes first write data in the memory modules making a pair among the residual memory modules, and sets cache management areas in the two memory modules among the residual memory modules.例文帳に追加

第１及び第３のメモリモジュールと第２及び第４のメモリモジュールは互いにペアを組んでおり、第１乃至第４のメモリモジュールのいずれ一つに故障が発生すると、ディレクタモジュール群は残りのメモリモジュールのうちペアを組んでいるメモリモジュールにファストライトデータを書き込み、さらに、残りのメモリモジュールのうち二つのメモリモジュールにキャッシュ管理領域を設定する。 - 特許庁

The number of polygons consisting of the polygon groups arranged in a second direction is decided so that image data corresponding to the polygons positioned at the border sections to the object blocks among polygons consisting of a just before block that is a just before block of the object blocks is stored in a z data cache 126 when a depth test is performed by using image data corresponding to the polygons consisting of the object blocks.例文帳に追加

ポリゴン群を構成するポリゴンの第１の方向に並ぶ数は、対象ブロックを構成するポリゴンに対応する画素データを用いてデプステストが行われるときに、その対象ブロックの直前の対象ブロックである直前ブロックを構成するポリゴンのうち、対象ブロックとの境界部分に位置するポリゴンに対応する画素データを、ｚデータキャッシュ１２６が記憶しているように、決定される。 - 特許庁

This prefetch method for processing the program including a linked list structure using a computer has: a first execution step for executing the program, and storing order of a memory address accessed according to execution of an instruction of the program; and a second execution step for fetching data to be previously acquired from a memory to a cache based on the order stored by the first execution step, and executing the program.例文帳に追加

コンピュータを用いたリンクリスト構造を含むプログラムを処理する際のプリフェッチ方法であって、プログラムを実行し、プログラムの命令の実行に伴ってアクセスされたメモリアドレスの順番を記憶する第１実行ステップと、第１実行ステップにより記憶された順番に基づいて、事前に取得されるべきデータをメモリからキャッシュにフェッチし、プログラムを実行する第２実行ステップと、を具備する。 - 特許庁