「semiconductor layer」に関連した英語例文の一覧と使い方(481ページ目) - Weblio英語例文検索

At least a photovoltaic element with a semiconductor layer containing one or more of the group IIIA elements of the Periodic Table and one or more of the group VA elements and a dimming element which varies light transmittance by utilizing electric current or voltage generated by the photovoltaic element are laminated on a transparent electrically conductive substrate to obtain the objective self-power supply type dimming element.例文帳に追加

少なくとも、透明導電性基板上に、周期律表におけるIIIＡ族元素から選択される１以上の元素、及びＶＡ族元素から選択される１以上の元素を含む半導体層を有する光起電力素子と、該光起電力素子によって発生する電流又は電圧を利用して光の透過率を変化させる調光素子とを積層してなることを特徴とする自己電力供給型調光素子である。 - 特許庁

The semiconductor device comprises a silicon substrate, a gate insulation film formed on the surface of the silicon substrate, a gate electrode formed on the gate insulation film, source/drain diffusing layers formed on both sides of the gate insulating film of the silicon substrate, a film involving a metal oxide formed on the source/drain diffusing layer, and a polycrystalline silicon film involving impurity formed on the film involving the metal oxide.例文帳に追加

シリコン基板と、シリコン基板の表面に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、シリコン基板の前記ゲート絶縁膜の両側に形成されたソース／ドレイン拡散層と、ソース／ドレイン拡散層上に形成された金属酸化物を含有する膜と、金属酸化物を含有する膜上に形成された、不純物を含有する多結晶シリコン膜とを備えることを特徴とする半導体装置。 - 特許庁

A method of diffusing impurities into crystal silicon particles has process of forming silica glass containing impurities for a second conductive semiconductor on the surface of crystal silicon particles by introducing an impurity gas containing oxygen while inputting a great amount of first conductive crystal silicon particles into a diffusion pipe to make stir and process of forming a second conductive silicon layer by making impurities diffuse on the surface of the crystal silicon.例文帳に追加

結晶シリコン粒子への不純物の拡散方法は、拡散管内に多数の第１導電型の結晶シリコン粒子を入れて攪拌させながら酸素を含んだ不純物ガスを導入することによって、結晶シリコン粒子の表面に第２の導電型用の不純物を含有した珪酸ガラスを形成する工程と、結晶シリコン粒子の表面に不純物を拡散させて第２の導電型のシリコン層を形成する工程とを有する。 - 特許庁

With the impurity distribution of the channel layer of a buried channel CCD, a part where impurity concentration is maxim is located at the deepest position in a semiconductor substrate, and potential gradient at an interface part with the insulation film in a depletion state is as gentle as potential gradient in the insulation film, thus achieving the charge transfer device having both high transfer efficiency and large amount of transfer charge.例文帳に追加

埋め込みチャンネルＣＣＤのチャンネル層の不純物分布を、不純物濃度極大部が半導体基板内部の深い位置になり、かつ、前記半導体基板の表面領域での、空乏化状態における前記絶縁膜との界面部での電位勾配が、前記絶縁膜内の電位勾配と同程度で、ゆるやかになるようにすることによって、高い転送効率と大きな転送電荷量という機能を両立した電荷転送装置が実現される。 - 特許庁

To provide a semiconductor device capable of realizing an SOI integrated circuit of a complete depleting operation and low parasitic resistance, minimizing the damage of the SOI layer surface of a channel formation part while provided with a recess structure, minimizing a crystal defect while suppressing stress even at the end part of a channel region and suppressing the generation of a leakage current due to it, and provide its manufacturing method.例文帳に追加

完全空乏化動作及び低寄生抵抗のＳＯＩ集積回路を実現することができ、リセス構造を有しながら、チャネル形成部のＳＯＩ層表面のダメージを最小限に抑えることができ、チャネル領域の端部においても、応力を抑制しながら、結晶欠陥を最小限に止め、それに起因するリーク電流の発生を抑えることができる半導体装置及びその製造方法を提供することを目的とする。 - 特許庁

The present invention relates to a thin film transistor substrate comprising: an insulating substrate; a source electrode and a drain electrode which are formed on the insulating substrate and separated from each other and have a channel area therebetween; a wall exposing at least portions of the source electrode and the drain electrode, respectively encompassing the channel area, and formed of fluoropolymer; and an organic semiconductor layer characteristically formed inside the wall.例文帳に追加

本発明による薄膜トランジスタ基板は、絶縁基板と；前記絶縁基板上に形成されて、チャンネル領域の両側に離隔配置されたソース電極及びドレイン電極と；前記ソース電極及び前記ドレイン電極の各々の少なくとも一部分露出させながら、前記チャンネル領域を包囲する、フッ素系高分子物質で形成される隔壁と；前記隔壁内に形成されている有機半導体層を含むことを特徴とする。 - 特許庁

In a buried bit line type flash memory arranged such that a bit line 5 functioning as source-drain formed by implanting impurity ions into a semiconductor substrate 1 intersects a word line 7 functioning as a gate electrode, a three layer structure ONO film 6 of silicon oxide film/silicon nitride film/silicon oxide film is formed after impurity ions for forming the bit line 5 are implanted and annealing for activation is performed.例文帳に追加

半導体基板１に不純物がイオン注入されて形成されたソース／ドレインとして機能するビットライン５と、ゲート電極として機能するワードライン７とが交差する構成の埋め込みビットライン型フラッシュメモリにおいて、ビットライン５を形成するための不純物のイオン注入及びその活性化のためのアニール処理を行った後に、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜からなる３層構造のＯＮＯ膜６を成膜する。 - 特許庁

To enable easy and secure joining of alumina sintered bodies which are used as materials for plasma devices for fabricating semiconductor- fabricating devices, by forming a joint layer between the alumina sintered bodies using yttrium aluminum garnet (YAG) either alone or in combination with a rare-earth oxide other than YAG to minimize effects of thermal and mechanical stresses on the joints and to increase bond strength between the alumina sintered bodies to an unprecedented level.例文帳に追加

この発明は、アルミナ焼結体の結合層をイットリウム・アルミニウム・ガーネット（ＹＡＧ）或いはこのＹＡＧと少量のＹＡＧ以外の希土類酸化物とすることによって、接合部の熱応力や機械的応力による影響を少なくして、アルミナ焼結体の接合強度をこれまでになく高め、半導体製造装置製造用のプラズマ装置で使用される材料のアルミナ焼結体の接合を容易・確実にしようとするものである。 - 特許庁

Sandwiching and fixing the power semiconductor chip 5 with a first insulation circuit board 3 and a second laminated insulation circuit board 9 and fitting a board 20, comprising a material having a small linear expansion coefficient in the second board 9, suppresses the deformation of a conductive layer of the fixing part with the chip 5, relaxing the stresses generated in the fixing part in between the chip 5 and the board 9.例文帳に追加

電力用半導体チップ５を第１の絶縁回路基板３と、第２の積層絶縁回路基板９で挟み込み固着し、第２の積層絶縁回路基板９内に、線膨張係数の小さな材料からなる基板２０を嵌合することで、電力用半導体チップ５との固着部の導体層の変形を抑制し、電力用半導体チップ５と第２の積層絶縁回路基板９との固着部分に生じる応力の緩和を図ることができる。 - 特許庁

The manufacturing method comprises forming first trenches into a one conductivity type semiconductor substrate 1, forming side wall spacers 5 of a first insulation layer along the side walls of the first trenches, forming second trenches 6 into the bottom faces of the first trenches, and filling a second insulation film into the first and second trenches 6.例文帳に追加

本発明の請求項１に係る半導体装置の製造方法は、一導電型の半導体基板１に第一のトレンチ４を形成する工程と、第一のトレンチ４の側壁に沿って第一の絶縁膜からなるサイドウォールスペーサ５を形成する工程と、第一のトレンチ４の底面に第二のトレンチ６を形成する工程と、第一及び第二のトレンチ４，６の内部に第二の絶縁膜７を充填する工程とを含んでいることを特徴とする。 - 特許庁

The semiconductor device includes: a connected part formed on a substrate; an insulation film having a predetermined opening pattern formed on the upper layer of the connected part; a wiring having a predetermined wiring pattern formed on the insulation film; and a via having a pattern included in a pattern comprising the logic product of the predetermined opening pattern and the predetermined wiring pattern for connecting the connected part and the wiring.例文帳に追加

本発明の実施の形態による半導体装置は、半導体基板上に形成された被接続部と、前記被接続部の上層に形成された所定の開口パターンを有する絶縁膜と、前記絶縁膜上に形成された所定の配線パターンを有する配線と、前記所定の開口パターンと前記所定の配線パターンとの論理積からなるパターンに含まれるパターンを有し、前記被接続部と前記配線とを接続するビアと、を含む。 - 特許庁

An insulating layer is formed of a positive photosensitive polyimide resin material, the same resin can undergo photoengraving a few times through a photolithographic method, and the formation of resist masks in a solder ball forming process and a rear etching process in a conventional manufacturing process can be dispensed with, so that a semiconductor device circuit member can be simplified in manufacturing process markedly reducing the manufacturing cost.例文帳に追加

絶縁層２１にポジ型の感光性ポリイミド樹脂材料を使用することで、フォトリソグラフィー法によって同一の樹脂に対して複数回の製版を行うことが可能であり、従来の製造方法における半田ボール形成工程、裏面エッチング工程時のレジストによるマスク形成を省略することができるので、工程を簡略化でき、かつ使用する材料を減らすことができるので、製造コストの大幅な低減を図ることができる。 - 特許庁

The source region 21 and the drain region 25 are formed by a region forming ohmic metal having the ohmic property to the compound semiconductor layer 10, and the source electrode 22 and the drain electrode 26 are formed by electrode forming ohmic metals 22m, 26m newly formed in the region where region forming ohmic metals 20r, 24r are removed and having the ohmic property to the source region 21 and the drain region 25.例文帳に追加

ソース領域２１およびドレイン領域２５は、化合物半導体層１０に対してオーミック性を有する領域形成用オーミック金属によって形成され、ソース電極２２およびドレイン電極２６は、領域形成用オーミック金属２０ｒ、２４ｒを除去した領域へ新たに形成されソース領域２１およびドレイン領域２５に対してオーミック性を有する電極形成用オーミック金属２２ｍ、２６ｍによって形成されている。 - 特許庁

A semiconductor device is equipped with a groove 16 cut in a second insulating film 15, a barrier metal 17 formed on the inner wall of the groove 16, and a groove wiring 18 embedded in the groove 16 through the intermediary of the barrier metal layer 17, where a recess 19 is formed continuously or intermittently in the second insulating film 15 along the groove 16 within a prescribed distance from the groove wiring 18.例文帳に追加

基板１１上の第２の絶縁膜１５に形成した溝１６と、その溝１６の少なくとも内壁に形成したバリアメタル層１７と、そのバリアメタル層１７を介して溝１６の内部に埋め込まれてなる溝配線１８とを有する半導体装置において、溝配線１８から所定間隔以内の第２の絶縁膜１５にかつその溝１８にそって連続的もしくは断続的に凹部１９が形成されているものである。 - 特許庁

A capacitor having a ferroelectric film (capacitor film) 302 that is formed above a semiconductor substrate and is sandwiched between an upper electrode 303 and a lower electrode 301, wherein a conductive oxide film 303a, which is crystallized at deposition, is provided on an interface between the upper electrode 303 and the ferroelectric film 302, thus evading the formation of an interface layer with coarsened crystal grains in the interface between the upper electrode 303 and the ferroelectric film 302.例文帳に追加

半導体基板の上方に形成され、上部電極３０３と下部電極３０１との間に強誘電体膜（キャパシタ膜）３０２が挟持されてなるキャパシタにおいて、上部電極３０３の強誘電体膜３０２との界面に、成膜の時点で結晶化されている導電性酸化物膜３０３ａを設けるようにして、上部電極３０３と強誘電体膜３０２との界面に、結晶粒が粗大化した界面層が形成されてしまうのを回避する。 - 特許庁

The thin film transistor having at least a gate electrode, a semiconductor layer, a source electrode and a drain electrode formed on a support is fabricated through a step for forming an insulating region exhibiting repellence to electrode material, and a step for forming the source electrode and the drain electrode by feeding a fluid electrode material to the insulating region and dividing the fluid electrode material at the insulating region.例文帳に追加

支持体上に、少なくともゲート電極、半導体層、ソース電極及びドレイン電極を有する薄膜トランジスタにおいて、電極材料反発性を有する絶縁性領域を形成する工程、次いで、該絶縁性領域に流動性電極材料を供給して、該流動性電極材料が前記絶縁性領域で分断されることにより、該ソース電極及び該ドレイン電極の各々が形成される工程を経て、製造されたことを特徴とする薄膜トランジスタ。 - 特許庁

In this example, the invention of the application relates to a semiconductor layer in an active region consisting of as specific structure and material. The original claims incorrectly states that a source and a drain consist of "an impurity dispersion area" in a limited manner. However, a source and a drain are not limited to using dispersion. Any impurity area is sufficient, which is obvious from the statement of the description. The amendment does not change the technical significance of the invention at all. 例文帳に追加

この例では、出願に係る発明の内容は、活性領域の半導体層を特定の構造と材料で構成することにあり、当初の請求項では、たまたま、ソース、ドレインは「不純物拡散領域」で構成されると限定されているが、ソース及びドレインは拡散によるものに限定されず不純物領域でありさえすればよいことが明細書の記載から自明であり、補正は発明の技術上の意義になんら変更をもたらさない。 - 特許庁

To provide a reliable semiconductor light emitting element which can suppress an increase in the contact resistance of a p-side electrode and can more effectively prevent reduction of a luminous efficiency with good luminous and electrical characteristics, by preventing interdiffusion of two or more different p type impurities when a p type contact layer is made up of two or more laminated layers doped with the two or more different p type impurities respectively.例文帳に追加

ｐ型コンタクト層が、互いに積層された、２種類以上の互いに異なるｐ型不純物がそれぞれドープされた２層以上の層からなる場合に、これらのｐ型不純物の相互拡散を防止することによって、ｐ側電極のコンタクト抵抗の上昇を抑制することができるとともに、発光効率の低下をより効果的に防止することができ、発光特性および電気的特性が良好で、かつ、信頼性の高い半導体発光素子を提供する。 - 特許庁

A ferroelectric nonvolatile memory 80 includes a plurality of memory cells 70 each composed of a MOS or MIS transistor 50 formed from a gate electrode 13 through a predetermined insulating film 12 on a predetermined semiconductor wafer 11 and a pair of ferroelectric capacitors 60 each composed of the gate electrode 13, a ferroelectric thin film 17 formed on the gate electrode 13 and an upper electrode layer 16 formed on the ferroelectric thin film 17.例文帳に追加

強誘電体不揮発性メモリ８０は、所定の半導体基板１１上において、所定の絶縁膜１２を介してゲート電極１３形成されてなるＭＯＳ型又はＭＩＳ型のトランジスタ５０と、ゲート電極１３、このゲート電極１３上に形成された強誘電体薄膜１７、及び強誘電体薄膜１７上に形成された上部電極層１６で構成される一対の強誘電体キャパシタ６０とから構成される、複数のメモリセル７０を含んでいる。 - 特許庁

The defect detector comprises: XY coordinate transformation means 112 as coordinate transformation means for exciting an epitaxial growth substrate 17 where a compound semiconductor layer is grown epitaxially on a single crystal substrate by applying exciting light from above and then mapping the light emission intensity of photoluminescence over the whole epitaxial growth substrate; and defect detection means 113 for sequentially detecting defective pixels by using the difference between multiple pixels divided into coordinates by the coordinate transformation means 112 and multiple pixels adjacent thereto.例文帳に追加

単結晶基板上に化合物半導体層をエピタキシャル成長させたエピタキシャル成長基板１７の上方より励起光を照射して励起した後に、フォトルミネッセンスによる発光強度のマッピングをエピタキシャル成長基板全体に渡って行う座標変換手段としてのＸＹ座標変換手段１１２と、座標変換手段１１２により座標に分割された複数のピクセルのそれぞれとこれに隣接する複数ピクセルとの差を用いて、欠陥検出すべきピクセルが欠陥ピクセルかどうかを順次検出する欠陥検出手段１１３とを有している。 - 特許庁

Then, an n-channel transistor and a p-channel transistor are formed each having a <110> axis of the single crystal semiconductor layer in a channel length direction.例文帳に追加

（１１０）面を主表面に有する単結晶半導体基板において、主表面にイオンを照射して単結晶半導体基板中に脆化層を形成し、単結晶半導体基板の主表面に絶縁層を形成し、絶縁層と、絶縁表面を有する基板とを接合させ、単結晶半導体基板を、脆化層において分離させることにより、絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成し、単結晶半導体層の＜１１０＞軸方向がチャネル長方向となるように、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを形成する。 - 特許庁

An activated p-type impurity is doped to a region underlying the gate electrode of the polycrystalline semiconductor layer, and the activated n-type impurity is doped to a region excluding an area underlying the gate electrode.例文帳に追加

本発明による多結晶半導体層を有するトランジスタを用いた画像表示装置は、多結晶半導体層は上面に絶縁膜を介してゲート電極が形成されており、このゲート電極の一方の側の多結晶半導体層をドレイン領域、他方の側の多結晶半導体層をソース領域とするもので、多結晶半導体層の前記ゲート電極の下側の領域には活性化されたｐ型不純物が注入されており、多結晶半導体層の前記ゲート電極の下側以外の領域には活性化されたｎ型不純物が注入されているというものである。 - 特許庁