「shared processor」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The sub-processing unit determines which of the processor tasks is to be copied from the shared memory and executed on the basis of priorities of the processor tasks.例文帳に追加

そして、サブ処理ユニットは、プロセッサタスクの優先度に基づいて、いずれのプロセッサタスクを共有メモリからコピーし実行すべきかを判定する。 - 特許庁

In an information processor, the processor 102 can communicate with the shared memory 106, and a direct-memory-access controller (DMAC) 160 can be connected with the local memory 104.例文帳に追加

プロセッサ１０２は、共有メモリ１０６と通信可能であり、ダイレクト・メモリ・アクセス・コントローラ（ＤＭＡＣ）１６０はローカルメモリ１０４と接続しうる。 - 特許庁

In this information processing system configured of: a first information processor 110; a second information processor 120; and a third information processor 130, the request classification level of a file in the shared folder is shared between a plurality of users, and upload to the shared folder is restricted based on this.例文帳に追加

第１の情報処理装置１１０と、第２の情報処理装置１２０と、第３の情報処理装置１３０から構成される情報処理システムにおいて、複数のユーザ間で共有フォルダにおけるファイルの要求分類レベルを共有し、これに基づき共有フォルダへのアップロードを制限するようにした。 - 特許庁

To provide a data processor and a method for controlling access to shared resources, which have a high energy-saving effect.例文帳に追加

節電効果の高いデータ処理装置及び共用資源へのアクセス制御方法を提供する。 - 特許庁

The multi-processor system is provided with a plurality of sub-processing units and a main processing unit that can access a shared memory.例文帳に追加

マルチプロセッサシステムは、共有メモリにアクセス可能な複数のサブ処理ユニットと主処理ユニットとを備える。 - 特許庁

This method thus enables a time-shared two-way communication between the endoscope section 1 and the processor section 2.例文帳に追加

これにより、内視鏡部１とプロセッサ部２との間で時分割的な双方向通信が可能である。 - 特許庁

METHOD FOR HIERARCHICAL BUFFER SYSTEM TO SHARED DATA BUS, INTEGRATED CIRCUIT DEVICE, AND PROCESSOR DEVICE例文帳に追加

共用データ・バスに対する階層的バッファ・システムのための方法、集積回路デバイス、およびプロセッサ・デバイス - 特許庁

An integrated circuit 100 is provided with a shared memory 104 connected to a bus 101, an audio/demultiplexing processor 106 for performing access through the bus to the shared memory, a video processor 105 for performing access through the bus to the shared memory, and for executing much heavier processing and an exclusive memory 110 to which the video processor performs access without using the bus.例文帳に追加

集積回路１００は、バス１０１に接続される共用メモリ１０４と、バスを介して共用メモリにアクセスするオーディオ・多重分離プロセッサ１０６と、バスを介して共用メモリにアクセスし、かつ、より重い処理を実行するビデオプロセッサ１０５と、ビデオプロセッサにより、バスを介さずにアクセスされる専用メモリ１１０を備える。 - 特許庁

FILTER PROCESSOR, DATA STORAGE DEVICE, SHARED INFORMATION MANAGEMENT DEVICE, FILTER PROCESSING METHOD AND FILTER PROCESSING PROGRAM例文帳に追加

フィルタ処理装置、データ蓄積装置、共有情報管理装置、フィルタ処理方法およびフィルタ処理プログラム - 特許庁

Then, until the processor 11 releases the exclusive right of use, a retry reply is initiated through the memory bus 17 for a processor, except the processor 11, that gets access to the shared memory 11.例文帳に追加

その後、プロセッサ１１が排他使用権を解放するまでプロセッサ１１以外の共有メモリ１５にアクセスするプロセッサに対してメモリバス１７を介してリトライ応答を開始する。 - 特許庁

When the counted period becomes the period related to the processor, the arbitrator permits the processor exclusive access to the shared memory in the period related to the processor.例文帳に追加

アービトレーターは、カウントされた期間がプロセッサーに関連付けられた期間になった時に、プロセッサーに関連付けられた期間、そのプロセッサーに共用メモリーへの排他的アクセスを許可する。 - 特許庁

The processing unit of an intermediate hierarchy in a hierarchical shared bus multi-processor system is provided with a processor having a programmable ability being equal to that of a normal processor, an instruction memory and a data memory.例文帳に追加

階層型共有バスマルチプロセッサシステムの中間階層の処理ユニットは、通常のプロセッサと同等のプログラマブル能力を持つプロセッサと、命令メモリと、データメモリを備えている。 - 特許庁

At the time of controlling shared equipment shared by plural information processors connected through a network, when the shared equipment is locally connected with one of those plural information processors, the other information processor displays the information processor with which the shared equipment is locally connected so that it can be recognized prior to the use of the shared equipment (51).例文帳に追加

ネットワークを介して接続された複数の情報処理装置により共有される共有機器を制御する場合であって、前記共有機器が、前記複数の情報処理装置の１つにローカル接続されている場合に、他の情報処理装置は、前記共有機器の使用に先だって、前記共有機器がローカル接続された情報処理装置を認識可能に表示する（５１）。 - 特許庁

In this processor system equipped with plural processors 100-102 and the shared memory system 109, a shared memory region is divided into plural regions, and data writing regions are assigned to each processor 100-102.例文帳に追加

複数のプロセッサ１００〜１０２と、共有メモリシステム１０９とを具備するプロセッサシステムにおいて、共有メモリ領域を複数の領域に分割し、各プロセッサ１００〜１０２に対して、データ書き込み用領域を割り当てる。 - 特許庁

The I/O control system includes an IOP partition containing an I/O processor cell executing a control program, and a plurality of standard partitions, each including a cell for executing a control program, which is coupled, via shared memory, to the I/O processor cell.例文帳に追加

Ｉ／Ｏ制御システムは、制御プログラムを実行するＩ／Ｏプロセッサセルを含むＩＯＰパーティションと、複数の標準パーティションとを備える。 - 特許庁

To provide a data processor capable of executing exclusive control by a small circuit scale to a required address of a local memory or a shared memory of a processor core.例文帳に追加

プロセッサコアのローカルメモリや共有メモリの所要のアドレスに対して小さな回路規模で排他制御を行うことができるデータプロセッサを提供する。 - 特許庁

To improve the processing efficiency of the whole information processor by efficiently performing assignment of shared resources to processors while reducing the load of each processor.例文帳に追加

共有資源のプロセッサへの割当を効率的に行え、かつ、各プロセッサの負荷の低減も図りつつ、情報処理装置全体の処理効率の向上を図る。 - 特許庁

To provide an information processor and its method capable of synchronizing data by a simple method when the data is shared between the information processor and another device.例文帳に追加

別の装置との間でデータを共有するとき、簡単な方法でデータの同期をとることができる情報処理装置及びその方法を提供する。 - 特許庁

In the case of shared data, a shared memory communication control part 104 outputs the main storage writing request to an information processor 200 through a system-to-system communication means 300.例文帳に追加

共有データであると、共有メモリ通信制御部１０４は、系間通信手段３００を介して主記憶書き込み要求を情報処理装置２００へ出力する。 - 特許庁

To provide a data processor adapted to manage access to a shared resource and increase physical address space of the shared resource while minimizing necessary resources.例文帳に追加

必要とするリソースを最小限にしながら共有リソースへのアクセス管理及び共有リソースの物理アドレス空間の増大にも対応できるデータプロセッサを提供する。 - 特許庁

To provide a multi-core processor capable of reliably arbitrating accesses to a shared access object.例文帳に追加

共有アクセス対象へのアクセスに関する調停を確実に行うことが可能なマルチコア・プロセッサを提供すること。 - 特許庁

METHOD FOR HOLDING CONFERENCE USING SHARED DATA OVER THE INTERNET, CONFERENCE SYSTEM, INFORMATION PROCESSOR, AND RECORDING MEDIUM例文帳に追加

インターネットにおける共有資料を用いて会議を行う方法、会議システム、情報処理装置及び記録媒体 - 特許庁

Since the majority of encoding can be shared, cost increase of the image processor can be suppressed.例文帳に追加

これにより、符号化処理の大部分を共用することができるため、装置のコストアップ等を抑えることができる。 - 特許庁

A CPU cache mechanism 305 is shared by a plurality of CPU cores 301-304 in a multi-core processor 30.例文帳に追加

ＣＰＵキャッシュ機構３０５は、マルチコアプロセッサ３０内の複数のＣＰＵコア３０１〜３０４に共有される。 - 特許庁

A condition of waiting an access to the shared memory is avoided thereby between the plurality of processor cores.例文帳に追加

そのため、複数のプロセッサコア間で共有されるメモリへのアクセス待ちとなる状態を回避することができる。 - 特許庁

The common bus IF 14 executes processing of reading transmission data written in the virtual shared memory 121 of the present processor, transmitting them to the other processor 1, receiving the transmission data from the other processor 1 through the common bus 92 independent of the transmission and writing the received data in the virtual shared memory 121.例文帳に追加

共通バスＩＦ１４は、自プロセッサの仮想共有メモリ１２１に書込まれた送信データを読み出して他プロセッサ１へ送信し、この送信とは独立に他プロセッサ１からの送信データを共通バス９２を介して受信し、この受信データを仮想共有メモリ１２１に書込む処理を行う。 - 特許庁

This system LSI is constituted of a processor group having data cache inside the system LSI and a high-capacity external shared memory as hard configurations.例文帳に追加

ハード構成として、システムＬＳＩ内部のデータキャッシュを持つプロセッサ群と、大容量の外部共有メモリとからなる。 - 特許庁

A portion of a virtual space shared by the plurality of information processors 10 is photographed by the information processor 10.例文帳に追加

複数の情報処理装置１０が共有する仮想空間の一部を一の情報処理装置１０が撮影する。 - 特許庁

This system LSI is constituted of a processor group having a data cache inside the system LSI and a high-capacity external shared memory as hard configuration.例文帳に追加

ハード構成として、システムＬＳＩ内部のデータキャッシュを持つプロセッサ群と、大容量の外部共有メモリとからなる。 - 特許庁

The physical device controller is shared by a plurality of virtual machines created by a virtual machine monitor installed in a processor.例文帳に追加

物理的デバイスコントローラは、プロセッサにインストールされた仮想マシンモニタが作成する複数の仮想マシンによって共有される。 - 特許庁

To enable the processor to be adaptive to the addition or deletion of application after card issue and to improve security in shared access.例文帳に追加

カード発行後のアプリケーションの追加や削除に対応し、かつ共有アクセスにおけるセキュリティを高めるようにする。 - 特許庁

Besides, the shared memory modules SSM#0 and SSM#1 transfer write data from the processor modules PM#0-#n through a transfer means 3 to the slave system.例文帳に追加

また、共有メモリモジュールＳＳＭ＃０，ＳＳＭ＃１は、プロセッサモジュールＰＭ＃０〜ＰＭ＃ｎからの書き込みデータを転送手段３により従系へ転送する。 - 特許庁

To speedily perform arbitrating processing of a bus concerning an information processor with which one bus is shared by plural nodes.例文帳に追加

複数のノードにより１つのバスを共用する情報処理装置において、バスの調停処理を迅速に行う。 - 特許庁

To obtain an intended print result by adjusting function processing capable of being shared between an information processor and a printer.例文帳に追加

情報処理装置と印刷装置とで分担可能な機能処理を調整して、意図する印刷結果を得ることである。 - 特許庁

To provide a digital signal processor to protect a clock to a shared device when the respective subsystems are at stand-by states.例文帳に追加

各サブシステムが待機状態にある場合の共有機器へのクロックを保護するためのデジタル信号プロセッサを提供する。 - 特許庁

To prevent the contents of a shared program memory from being rewritten unconditionally in a digital signal processing system having a plurality of processor sub-systems and the shared program memory.例文帳に追加

複数の処理装置副システムと共用のプログラムメモリをもったデジタル信号処理システムにおいて、前記共用のプログラムメモリの内容が無条件に書き換えられないようにすること。 - 特許庁

To provide a multiprocessor device causing no degradation of performance in a main processor even if using part of a main memory of the main processor as a shared memory with sub-processors.例文帳に追加

メインプロセッサの主記憶メモリの一部をサブプロセッサとの共有メモリとして使用してもメインプロセッサのパフォーマンス低下が発生しないマルチプロセッサ装置を実現する。 - 特許庁

A memory access controller 16 recognizes that the processor 11 has been permitted to access the shared memory 15 by the setting of the identification number of the processor 11 in the address signal line.例文帳に追加

メモリアクセスコントローラ１６は、アドレス信号線にプロセッサ１１の識別番号が設定されたことにより、プロセッサ１１が共有メモリ１５にアクセスできたことを認識する。 - 特許庁

Inter-processor communication is used as penalty, and the result of the combination of the processor and task for avoiding penalty most is adopted so that it is possible to realize the consistency between the distributed memories and the shared memory.例文帳に追加

プロセッサ間での通信をペナルティとして、最もペナルティを避けたプロセッサとタスクの組合せの結果を採用して分散−共有メモリ間の整合性をとる。 - 特許庁

The master processor 2 or the slave processor 3 to which the interrupt request signals IRQ1, IRQ2 are input performs the operation of reading the data stored in the shared memory 6.例文帳に追加

割り込み要求信号ＩＲＱ１，ＩＲＱ２が入力されたマスタプロセッサ２、あるいはスレーブプロセッサ３は、共用メモリ６に格納されたデータの読み出し動作を行う。 - 特許庁

To efficiently process a job from a 1st information processor by temporally dispersing the use of shared resources based on information from a 2nd information processor.例文帳に追加

第２の情報処理装置からの情報に基づく共有資源の使用を時間的に分散することで第１の情報処理装置からのジョブを効率よく処理する。 - 特許庁

The host processor 20 includes: a scheduling processing part; and a shared memory allocation processing part allocating an application are corresponding to a process allocated to each the slave processor 30.例文帳に追加

ホストプロセッサ２０は、スケジューリング処理部と、各スレーブプロセッサ３０に割り振ったプロセスに対応したアプリケーション領域を割り当てる共有メモリ割り当て処理部とを含む。 - 特許庁

To provide a communication device capable of easily communicating with an external processor while preventing the long-time remaining of data in a shared memory between the communication device and the external processor.例文帳に追加

外部のプロセッサとの間で、共有メモリ内にデータが長時間滞留しないようにして通信を行うことが容易に可能な通信装置を提供する。 - 特許庁

The multiprocessor system comprises a plurality of processors and a shared memory, a shared memory area includes a notification memory area allocated to each processor to perform message exchange between the area and the processor, and a data acquisition request is written in the notification memory area when a first processor acquires data in an allocated memory area of a second processor.例文帳に追加

複数のプロセッサと共有メモリから構成され、共有メモリ領域は各プロセッサに割り当てられて領域とプロセッサ間のメッセージ交換を行うための通知メモリ領域とを含んでおり、第１のプロセッサが第２のプロセッサの割り当てメモリ領域内のデータを取得する場合には、データ取得要求を通知メモリ領域に書き込む。 - 特許庁

A bus interface part 110 of a shared memory board 100 receives a request packet RP where a processor identifier (210_1) and an acquisition request RQ1 (or a release request) of the right to access a shared memory SM are set, from an arbitrary request source processor 210_1 out of a plurality of processors 210_1 to 210_n.例文帳に追加

共有メモリボード100のバスインタフェース部110は、複数のプロセッサ210_1〜210_nの内の任意の要求元プロセッサ210_1から、プロセッサの識別子(210_1)及び共有メモリSMに対するアクセス権の獲得要求RQ1(又は解放要求)が設定されたリクエストパケットRPを受信する。 - 特許庁