「shared processor」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a synchronization method for a shared data, capable of distributing a load concerned in synchronization processing when a new information processor is joined, in a network system of synchronizing the shared data between a plurality of information processors.例文帳に追加

複数の情報処理装置の間で共有データを同期しているネットワークシステムにおいて、情報処理装置が参加した場合の同期処理に係る負荷を分散化することが可能な共有データの同期方法を提供する。 - 特許庁

A plurality of the processor cores are thereby accessed concurrently to the shared memory being an input source of each data, when inputting the data, and is accessed concurrently to the shared memory outputting the data, when outputting the data.例文帳に追加

そのため、複数のプロセッサコアが、データの入力時に、それぞれのデータ入力元である共有メモリに対し同時にアクセスできると共に、データの出力時に、それぞれのデータ出力先である共有メモリに対し、同時にアクセスできる。 - 特許庁

To provide an arbitration method and an arbitration device of a shared bus using an urgent channel for preventing loss of data and using the shared bus efficiently by granting usage authority of the bus also to a master processor whose priority level is low.例文帳に追加

優先順位の低いマスタプロセッサにもバス使用権限を付与することにより、データ遺失を防止し、共有バスを効率的に使用できる緊急チャンネルを用いた共有バス仲裁方法及び仲裁装置を提供する。 - 特許庁

To solve the problem that it takes a long time to resume access in a conventional method for suppressing shared memory access simply by a busy signal, and that an I/F is increased in a method for monitoring a load status at the shared memory side, and for controlling access in response to this status by a processor.例文帳に追加

従来の共有メモリアクセスを単にビジー信号で抑止する方法では、アクセス再開に時間がかかり、共有メモリ側で負荷状態を監視しこれをプロセッサが受けてアクセスを制御する方法ではＩ／Ｆが増加する。 - 特許庁

To provide an access right arbitration method and a device for efficiently using an auxiliary data processor shared by a plurality of data processors without making an access right to the auxiliary data processor excessively occupied by a single data processor.例文帳に追加

複数のデータ処理装置により共有される補助データ処理装置を効率良く使用でき、しかも補助データ処理装置へのアクセス権が一つのデータ処理装置によって必要以上に占有されてしまうことのないアクセス権調停方法及び装置を提供する。 - 特許庁

To provide a method for designing system LSI by which a communication interface can be designed with high degree of freedom and manufactured at a low cost when hardware resources are shared by a basic instruction processor and an exclusive instruction processor.例文帳に追加

基本命令プロセッサと専用命令プロセッサとがハードウエア資源を共有する際に、自由度高く通信インタフェースの設計が可能で、かつ、低コストで製作可能なシステムＬＳＩの設計方法を提供する。 - 特許庁

When this image processor receives a service request from a user logging on (S34) with an individual account (S36), the image processor logs on to an external device by use of a representative account shared for processings for a plurality of users (S38).例文帳に追加

画像処理装置は、個別アカウントでログオンさせた（Ｓ３４）ユーザからサービス要求を受けると（Ｓ３６）、複数のユーザのための処理に共用される代表アカウントを用いて外部装置にログオンする（Ｓ３８）。 - 特許庁

Based on processing states stored in the shared storage section 2, each processor 1 selects one of the sequences and a process to be next executed for that sequence and executes that process, independently of the operation of any other processor.例文帳に追加

各プロセッサ１は、他のプロセッサの動作とは独立して、共有記憶部２に記憶された処理状態に基づき、一のシーケンスと当該シーケンスに対して次に実行すべき処理とを選択して実行する。 - 特許庁

To provide a paper sheet processor for improving security and operability by using a multi-cassette which can be commonly shared by the extraction device, accumulation device or locking device of a paper sheet processor.例文帳に追加

紙葉類処理装置の取出装置、集積装置又は施封装置で共通に使用できるマルチカセットを使用することによりセキュリティを向上し、かつ操作性を改善する紙葉類処理装置を提供する。 - 特許庁

To provide a method for designing a system LSI by which a communication interface can be designed with high degree of freedom and manufactured at a low cost when hardware resources are shared by a basic instruction processor and a dedicated instruction processor.例文帳に追加

基本命令プロセッサと専用命令プロセッサとがハードウエア資源を共有する際に、自由度高く通信インタフェースの設計が可能で、かつ、低コストで製作可能なシステムＬＳＩの設計方法を提供する。 - 特許庁

To provide an information processor that can confirm the registerer of a registered macro even when the processor is shared, promote use of the macro and realize easy editing of the macro.例文帳に追加

装置が共用される場合でも、登録されているマクロの登録者を確認することができ、マクロの利用を促進することができるとともに、マクロを容易に編集可能とした情報処理装置を提供する。 - 特許庁

To allow a CPU to continue a normal processing operation even when an error response signal generated in such a manner that the CPU of a processor card accesses a shared memory card whose initialization is not finished is returned to the processor card.例文帳に追加

プロセッサカードのＣＰＵが初期化の未終了の共有メモリカードにアクセスすることによって生成されたエラー応答信号が、プロセッサカードに返送された場合でもＣＰＵが正常処理動作を継続する。 - 特許庁

In a comparator circuit 208, at the time of the hit judgement of a way when the processor of a certain section accesses a shared cache memory, only the way allocated beforehand corresponding to active signals outputted when the processor accesses the shared cache memory among the ways in a set specified at the time of access is the object of the hit judgement.例文帳に追加

比較回路２０８は、ある区画のプロセッサが共有キャッシュメモリにアクセス時のウェイのヒット判定時に、アクセス時に指定されたセットにおけるウェイのうちプロセッサが前記共有キャッシュメモリにアクセス時に出力されるアクティブ信号対応に予め割り当てたウェイのみをヒット判定の対象とする。 - 特許庁

An information processor specifies a free space allocated to none of processes within a shared memory 103A when a first OS 300 that controls a first process 310 requesting allocation of the shared memory 103A has no virtual storage functions.例文帳に追加

共有メモリ１０３Ａの割り当てを要求した第１のプロセス３１０を制御する第１のＯＳ３００が仮想記憶機能を有しない場合に、共有メモリ１０３Ａ内でどのプロセスにも割り当てられていない空き領域を特定する。 - 特許庁

A secure IP sub-system includes each module for authentication processing, key generating processing, and shared key encryption processing and a sub-processor for controlling the sub-system therein, and seamlessly carries out the authentication between an external agent and itself in parallel with the shared key encryption processing.例文帳に追加

セキュアＩＰサブシステム内に認証処理、鍵生成、共通鍵暗号処理の各モジュールとサブシステムを制御するサブプロセッサを備え、外部エージェントとセキュアＩＰサブシステム間の認証、鍵更新をシームレスに共通鍵暗号処理と並行して行なう。 - 特許庁

To provide a memory management system, preventing an increase in a hardware scale and efficiently managing the consistency of a cache memory and a shared memory in processing an image in a multi-processor system having a plurality of processors, the cache memory and the shared memory.例文帳に追加

複数のプロセッサ、キャッシュメモリ及び共有メモリを有したマルチプロセッサシステムで画像処理を行うときに、ハードウェア規模の増大を防ぎ、効率よくキャッシュメモリおよび共有メモリの整合性を管理できるメモリ管理システムを提供することである。 - 特許庁

The information processor 200 reads the reading data from a main storage part through a main storage control part 202 and a shared memory communication control part 204 by the main storage reading request, and outputs the data read reading data to an information processor 100.例文帳に追加

情報処理装置２００では、主記憶読み出し要求により、主記憶部２０３から主記憶制御部２０２共有メモリ通信制御部２０４、を通じて読み出しデータを読み出し情報処理装置１００へ出力する。 - 特許庁

Particularly, each of the input/output ports is comprised of a main bus to which a bus arbiter is connected, a sub-bus connected with said main bus via a shared memory, and the main bus of the first processor chip is connected with the sub-bus of the second processor chip.例文帳に追加

特に、前記入出力ポートを、バスアービターを接続したメインバスと、このメインバスと共有メモリを介して接続したサブバスとから構成し、前記第１のプロセッサチップのメインバスと前記第２のプロセッサチップのサブバスとを接続した。 - 特許庁

An accounts database having data relating to a plurality of clients, an online server having a server processor and hosting the shared environment for access by the plurality of client stations, and an online client application for execution by a client processor of a client station are prepared.例文帳に追加

複数のクライアントに関するデータを有するアカウント・データベースと、サーバープロセッサを有し、複数のクライアント・ステーションがアクセスするための共有環境のオンラインサーバーと、クライアントプロセッサが実行するオンライン・クライアントアプリケーションとを用意する。 - 特許庁

The communication device comprises a signal modulator/demodulator (modem) having a digital signal processor for performing radio communication, an application processor (AP) having a CPU for controlling a plurality of peripherals, and a memory shared by the modem and the AP.例文帳に追加

無線通信を行うためのデジタル信号プロセッサを備える信号変調器／復調器(モデム)と、複数の周辺装置を制御するためのＣＰＵを備えるＡＰと、モデムとＡＰとによって共有されたメモリと、を備える通信装置。 - 特許庁

To improve the processing speed of a multi-processor system in which a cache memory is shared by a plurality of processors by eliminating any miss hit (inter-processor competition mistake) to be generated due to the replacement of the copy of a block to be accessed by a certain processor with the copy of a block to be accessed by the other processor.例文帳に追加

複数のプロセッサがキャッシュメモリを共有するマルチプロセッサシステムにおいて、或るプロセッサがアクセス対象にしているブロックの写しが、他のプロセッサがアクセス対象にしているブロックの写しで置き換えられることに起因して発生するミスヒット（プロセッサ間の競合ミス）をなくすことにより、マルチプロセッサシステムの処理速度を向上させる。 - 特許庁

To provide an information processor and the like which allow even a user having a general user privilege, who is a client such as in a point&print environment, to register a shared one-click icon.例文帳に追加

ポイント＆プリント環境等のクライアントである一般ユーザ権限のユーザであっても共有ワンクリックアイコンを登録可能とする情報処理装置等を提供すること。 - 特許庁

Next, collective transfer is performed from the shared memory SM to a transfer destination local memory LM by a block transfer instruction or a DMA of the processor 1a before reading transfer data.例文帳に追加

次に、転送データの読み込みに先立って、プロセッサ１ａのブロック転送命令あるいはDMAで、共有メモリSMから転送先ローカルメモリLMにまとめて転送を行う。 - 特許庁

To provide a defect information processor which permits information on a product defect to be shared among the parties concerned of the product manufacturer, a store or the like.例文帳に追加

製品の不具合に関する情報を、製品のメーカや販売店等の関係者の間で共有化することが可能な不具合情報処理装置を提供する。 - 特許庁

A debugging device 100 is connected with a multiprocessor system constituted so that each processor may access a shared memory independently to load a program module to its own local memory.例文帳に追加

デバッグ装置１００は、各プロセッサが独立して共有メモリにアクセスしプログラムモジュールを自身のローカルメモリにロードして動作するように構成されたマルチプロセッサシステムに接続される。 - 特許庁

The shared memory system 109 increases or decreases dynamically the sizes of the data writing regions corresponding to the ratio or the priority of write access of each processor 100-102.例文帳に追加

また、共有メモリシステム１０９は、各プロセッサ１００〜１０２のライトアクセスの比率又は優先度に応じ、前記データ書き込み用領域のサイズを動的に増減させる。 - 特許庁

According to one DMA command issued by the processor 102 to the DMAC, a plurality of data blocks are transferred between the shared memory 106 and the local memory 104.例文帳に追加

プロセッサ１０２からＤＭＡＣに発行された１つのＤＭＡコマンドに応じて、共有メモリ１０６とローカルメモリ１０４間において複数のデータブロックを転送する。 - 特許庁

Accordingly, the image processing can be effectively shared between the printer and the image processor even if storage capacity is small on the printer side and its processing capacity is low.例文帳に追加

従って印刷装置側の記憶容量が少なく処理能力が低い場合でも、画像処理装置との間で効果的に画像処理を分担することが可能となる。 - 特許庁

To provide a multiprocessor system, capable of selectively executing a different exception processing routine for each processor and each exception factor, at conducting exception processing in a shared bus system.例文帳に追加

共有バス方式において、例外処理時にプロセッサごと、例外要因ごとに異なった例外処理ルーチンを選択的に実行できるマルチプロセッサシステムを提供する。 - 特許庁

The data processor comprises a plurality of processors executing respective data processing operations for requesting accesses to the shared resources; and a path for mutually connecting the plurality of processors.例文帳に追加

データ処理装置は、共用資源へのアクセスを要求するそれぞれのデータ処理演算を実行する複数のプロセッサ、及び複数のプロセッサを相互接続するパスを有する。 - 特許庁

This information processor is provided with a function for preparing, registering, and referring to a shared object 219 for providing an interface for registering and referring to information from plural operating systems 206 and 207.例文帳に追加

複数のオペレーティングシステム206、207から情報を登録・参照するためのインタフェースを提供する共有オブジェクト219を作成、登録、参照する機能を備える。 - 特許庁

A server as an information processor accepts registration of one-click icon information, which can be shared among a plurality of users, from a client used by a user with a general user privilege; and registers the accepted one-click icon information onto a predetermined storage part as a shared one-click icon.例文帳に追加

情報処理装置としてのサーバは、一般ユーザ権限のユーザが用いるクライアントから複数ユーザで共有可能なワンクリックアイコン情報の登録を受け付け、受け付けたワンクリックアイコン情報を共有ワンクリックアイコンとして所定の記憶部に登録する。 - 特許庁

Inter-processor communication is used as penalty, and the result of the combination of the processor and task for avoiding penalty most is adopted so that it is possible to realize the consistency of the whole system between the data cache and the shared memory while using the most efficient processing procedures.例文帳に追加

プロセッサ間での通信をペナルティとして、最もペナルティを避けたプロセッサとタスクの組み合わせの結果を採用することで、最も効率の良い処理手順を使いつつ、データキャッシュ−共有メモリ間のシステム全体の整合性をとる。 - 特許庁

Inter-processor communication is used as penalty, and the result of the combination of the processor and the task for preventing penalty most is adopted so that it is possible to realize the consistency of the whole system between the data cache and the shared memory while using the most efficient processing procedure.例文帳に追加

プロセッサ間での通信をペナルティとして、最もペナルティを避けたプロセッサとタスクの組合せの結果を採用することで、最も効率の良い処理手順を使いつつ、データキャッシュ−共有メモリ間のシステム全体の整合性をとる。 - 特許庁

To secure immediacy of interruption processing in a processor in which one interruption vector is shared by multiple interruption requests, even when an interruption vector address is stored in a non-rewritable area, without changing the processor itself.例文帳に追加

プロセッサ自体に変更を加えることなく、また、割り込みベクタアドレスが書き換え不可能な領域に記憶されている場合であっても、複数の割り込み要求で１つの割り込みベクタを共有するプロセッサにおける割り込み処理の即時性を確保する。 - 特許庁

To reduce the load on a bus transfer required for a processor to acquire a semaphore bit concerning exclusive control, for which the semaphore bit is used, in a multiprocessor system for accessing shared resources.例文帳に追加

共有資源にアクセスするマルチプロセッサシステムにおけるセマフォビットを用いた排他制御に係り、プロセッサによるセマフォビットの獲得にかかるバス転送の負荷を軽減することを課題とする。 - 特許庁

A data processor is provided with: a plurality of modules connected like a ring for processing data according to a predetermined sequence; and a shared memory for storing a parameter to be used for the data processing.例文帳に追加

データ処理装置は、リング状に接続され、所定の順番に従ってデータを処理する複数のモジュールと、データの処理に用いるパラメータを格納する共有メモリとを有する。 - 特許庁

To provide a negotiable value-processing system and a negotiable value processor capable of arbitrarily performing setting for distributing acquired negotiable values relating to a game using a shared account.例文帳に追加

共有口座を用いた遊技に関し、獲得した有価価値を配分するための設定を任意に行うことができる有価価値処理システムおよび有価価値処理装置を提供する。 - 特許庁

To provide a negotiable value-processing system and a negotiable value processor capable of preventing a trouble inside a group when distributing acquired negotiable values relating to a game using a shared account.例文帳に追加

共有口座を用いた遊技に関し、獲得した有価価値を配分する際のグループ内でトラブルを防止することができる有価価値処理システムおよび有価価値処理装置を提供する。 - 特許庁

Resultingly, processing efficiency and a processing speed are enhanced compared with the case that similar processing is executed in a device shared with a memory between the plurality of processor cores.例文帳に追加

この結果、複数のプロセッサコア間でメモリを共有する装置において同様の処理を実行する場合に比べ、処理効率および処理速度を向上させることが可能である。 - 特許庁

A main storage control part 102 performs the writing of writing data to a main storage part 103 according to a main storage writing request involving the writing data from a processor 101 and a "shared address".例文帳に追加

主記憶制御部１０２は、プロセッサ１０１からの書き込みデータ、「共有アドレス」を伴う主記憶書き込み要求により、主記憶部１０３へ書き込みデータの書き込みを行う。 - 特許庁

An I/O processor transfers the access to the data stored in the storage device to a cache memory and transfers the command to back up the data stored in the storage device to a shared memory.例文帳に追加

Ｉ／Ｏプロセッサは、記憶装置に格納されたデータへのアクセスをキャシュメモリに転送するとともに、記憶装置に格納されたデータのバックアップの指示を共有メモリに転送する。 - 特許庁

To provide an access management device, an information processor, and an access management method for managing arbitration frequency when a plurality of processors perform access to a shared resource by suppressing a cache or a buffer.例文帳に追加

複数のプロセッサが共有リソースにアクセスする際の調停頻度を、キャッシュやバッファを抑制するアクセス管理装置、情報処理装置及びアクセス管理方法を提供すること。 - 特許庁

To provide a method of setting up a print system capable of enhancing an efficiency of setting up the print system including a plurality of printers and a development processor shared by the printers.例文帳に追加

複数のプリント装置と複数のプリント装置に共用される現像処理装置とを含むプリントシステムをセットアップする場合の効率を改善できる、プリントシステムのセットアップ方法を提供する。 - 特許庁

To start the program implementation of a coreprocessor from a software break point without stopping the instruction execution of the other coreprocessor in a program that operates on a shared memory type multicore processor.例文帳に追加

共有メモリ型マルチコアプロセッサ上で動作するプログラムにおいて、他のコアプロセッサの命令実行を停止することなく、ソフトウェアブレークポイントからコアプロセッサのプログラム実行を開始する。 - 特許庁