「silicon diffusion source」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The transistors have source/drain diffusion regions 26, 27, 28, 29 on a silicon substrate, first channel regions 16 among the spread regions, and conductor layers 24 via first insulation layers 22 on the first channel region.例文帳に追加

駆動トランジスタは、シリコン基板上に、ソース／ドレイン拡散領域２６，２７，２８，２９と、それら拡散領域の間の第１チャネル領域１６とを有し、更に第１チャネル領域上に第１絶縁層２２を介して導電層２４を有する。 - 特許庁

In the method, an impurity ion is implanted to a silicon substrate 11, thus manufacturing a semiconductor device with a process for forming the diffusion layer of source or drain region 25 or 19.例文帳に追加

本発明に係る半導体装置の製造方法は、シリコン基板１１に不純物イオンを注入することにより、ソース領域２５又はドレイン領域１９の拡散層を形成する工程を有する半導体装置の製造方法である。 - 特許庁

A light-receiving element 70 is composed of a PDSOI transistor (MOS transistor) in which a gate electrode 72 is formed on the surface of a p-type silicon layer 15 used as a channel body via a gate insulation film 71, and a source diffusion layer 73 and a drain diffusion layer 74 are formed to a depth reaching the insulation film 14.例文帳に追加

受光素子７０は、ｐ型シリコン層１５をチャネルボディとして、その表面にゲート絶縁膜７１を介してゲート電極７２が形成され、絶縁膜１４に達する深さにソース拡散層７３およびドレイン拡散層７４が形成された、ＰＤＳＯＩトランジスタ（ＭＯＳトランジスタ）により構成されている。 - 特許庁

A source region is formed on one side of the gate electrode in a gate length direction, and a drain region is formed on the other side, both formed by impurity diffusion from polycrystalline silicon containing an impurity and filling the inside of the trench portion, deep enough to reach vicinity of the bottom of the gate electrode (vicinity of bottom of trench portion).例文帳に追加

ソース領域とドレイン領域は、何れも、トレンチ内部に充填された不純物を含む多結晶シリコンからの不純物拡散によって形成され、ゲート電極の底部近傍（トレンチ部の底部近傍）の深さまで形成されている。 - 特許庁

On the silicon substrate, a band-like projected part 13 extending in the direction of columns is formed, and a pair of band-like n-type diffusion regions 14a and 14b functioning as a source or a drain are formed on a top layer in such a manner as to pinch the projected part 13.例文帳に追加

シリコン基板には、コラム方向に延在した帯状の凸部１３が形成されており、ソース又はドレインとして機能する一対の帯状のｎ型拡散領域１４ａ，１４ｂが凸部１３を挟む表層に形成されている。 - 特許庁

To provide a method and an apparatus for forming a high-quality, stable, and low-resistance (high concentration) p-type semiconductor layer, having a sheet resistance of 25 Ω/(square) or lower, by conducting a thermal diffusion of arsenic which is consistent in a silicon wafer or in a lot, using a high purity BBr_3 liquid source.例文帳に追加

高純度のBBr_3液体ソースを用い、シリコン基板内やロット内でのバラツキを抑制した硼素の熱拡散を行い高品質且つ安定で、シート抵抗が25Ω/□を下回る低抵抗(高濃度)のp型半導体層を形成する方法および装置を提供する。 - 特許庁

Side walls 5 are formed on the gate insulating film 3 and the side faces of the gate electrode 4, and the source electrode 6 and drain electrode 7 of a P^+ type diffusion layer, to which impurity ions are injected, are formed to the silicon substrate 1 on both sides of the gate electrode 4.例文帳に追加

ゲート絶縁膜３及びゲート電極４の側面にはサイドウォール５が形成され、ゲート電極４の両側のｎ型シリコン基板１には、不純物イオンが注入されｐ＋型拡散層のソース電極６とドレイン電極７とが形成される。 - 特許庁

A liquefied impurity source 3, composed of a mixture of aluminum, boron, and an organic solvent, is coated on the silicon oxide film 2, and this is heated at temperatures lower than the diffusion temperatures of aluminum, and the organic solvent is evaporated to form a layer containing aluminum and boron.例文帳に追加

シリコン酸化膜２の上にアルミニウムとホウ素と有機溶剤との混合物から成る液状不純物源３を塗布し、これをアルミニウムの拡散温度よりも低い温度で加熱して有機溶剤を蒸発させてアルミニウムとホウ素を含む層を形成する。 - 特許庁

A semiconductor device includes a gate insulation film 20 formed on a semiconductor substrate 10, a cap film 22 formed on the gate insulation film, a silicon oxide film 23 formed on the cap film, a metal gate electrode 24 formed on the silicon oxide film, and source/drain diffusion layers 48 formed in the semiconductor substrate beside both sides of the metal gate electrode.例文帳に追加

半導体基板１０上に形成されたゲート絶縁膜２０と、ゲート絶縁膜上に形成されたキャップ膜２２と、キャップ膜上に形成されたシリコン酸化膜２３と、シリコン酸化膜上に形成された金属ゲート電極２４と、金属ゲート電極の両側の半導体基板内に形成されたソース／ドレイン拡散層４８とを有している。 - 特許庁

Vertical cell transfer transistors Tr1, Tr2 and Tr3 having a channel region consisting of a single crystal silicon layer 18 formed by epitaxial growth, a source-drain region consisting of n-type diffusion regions 14 and 23 formed in upper and lower parts of the single crystal silicon layer 18 and an embedded gate electrode consisting of work line 21 are formed.例文帳に追加

エピタキシャル成長により形成された単結晶シリコン層１８からなるチャネル領域と、単結晶シリコン層１８の上部と下部に形成されたｎ型拡散領域１４、２３からなるソース・ドレイン領域と、ワード線２１からなる埋め込み型のゲート電極とを有する縦型セルトランスファトランジスタＴｒ１、Ｔｒ２、Ｔｒ３が形成される。 - 特許庁

A high fusing point metal film 8 is deposited by anisotropic sputtering, such that while suppressing the high fusing point metal 8 from being stuck on sidewalls 6a and 6b, the high fusing point metal film 8 is formed on source/drain diffusion areas 7a and 7b and on a polycrystal silicon gate 4.例文帳に追加

高融点金属膜８を異方性スパッタにより積層することにより、サイドウォール６ａ、６ｂ側壁への高融点金属膜８の付着を抑制しつつ、ソース／ドレイン拡散領域７ａ、７ｂ上および多結晶シリコンゲート４上に高融点金属膜８を形成する。 - 特許庁

The semiconductor device is provided with a channel layer 18 which is formed on a silicon substrate 10 and composed of SiGe whose thickness is 2-6 nm, a gate electrode 22 which is formed on the channel layer through a gate insulating film 20, and a source/drain diffusion layer 32 which is formed in both sides of the gate electrode.例文帳に追加

シリコン基板１０上に形成された、厚さ２〜６ｎｍのＳｉＧｅより成るチャネル層１８と、チャネル層上に、ゲート絶縁膜２０を介して形成されたゲート電極２２と、ゲート電極の両側に形成されたソース／ドレイン拡散層３２とを有している。 - 特許庁

TFTs 30a and 30b of the organic EL display constituted by connecting TFTs 30a and 30b to the respective organic EL elements arrayed and formed on a substrate 4 are constituted by providing single crystal silicon thin films 6a and 6b with source/drain diffusion layers 22a and 22b.例文帳に追加

基板４上に配列形成された各有機ＥＬ素子４０にＴＦＴ３０ａ，３０ｂを接続してなる有機ＥＬディスプレイにおいて、ＴＦＴ３０ａ，３０ｂは単結晶シリコン薄膜６ａ，６ｂにソース／ドレイン拡散層２２ａ，２２ｂを設けてなること特徴としている。 - 特許庁

By improving the planarity of the boundary between the silicon compound layer 12i and P-type source/drain diffused layer 12g in such a way, the increase in junction leakage current caused by the diffusion of Co atoms in the MOSFET against which the depth reduction of the diffused layer 12g is contrived is controlled.例文帳に追加

こうして、シリコン化合物層１２ｉの、Ｐ型ソース／ドレイン拡散層１２ｇとの界面の平坦性を向上することで、拡散層の深さの低減が図られるＭＯＳＦＥＴでの、Ｃｏ原子の拡散にともなう、接合リーク電流の増大を制御する構成となっている。 - 特許庁

The semiconductor memory comprises a semiconductor layer, two diffusion layers formed in the semiconductor layer and serving as the source region and the drain region respectively, a channel region defined between the two diffusion layers, a gate insulating film formed on the channel region and consisting of a silicon oxide film containing carbon atoms by 0.1-5.0 atm%, and a gate electrode formed on the gate insulating film.例文帳に追加

半導体層と、該半導体層内に形成され、ソース領域及びドレイン領域となる２つの拡散層領域と、該２つの拡散層領域間に定められるチャネル領域と、該チャネル領域上に形成され、炭素原子を０．１乃至５．０アトミックパーセント含むシリコン酸化膜からなるゲート絶縁膜と、該ゲート絶縁膜上に形成されるゲート電極とを有する。 - 特許庁

The NMOS transistor non-volatile semiconductor memory includes: first and second n-type diffusion layers 21, 22 formed as a source and a drain in a p-type silicon layer 20; a gate electrode 50 formed on a channel region CNL between the first and second n-type diffusion layers 21, 22 via an insulating film 30; and the charge storage layer 40 formed in the insulating film 30.例文帳に追加

ＮＭＯＳトランジスタ型の不揮発性半導体メモリは、Ｐ型シリコン層２０中にソース／ドレインとして形成された第１及び第２Ｎ型拡散層２１，２２と、第１及び第２Ｎ型拡散層２１，２２に挟まれたチャネル領域ＣＮＬ上に絶縁膜３０を介して形成されたゲート電極５０と、その絶縁膜３０中に形成された電荷蓄積層４０とを備える。 - 特許庁

A semiconductor device includes a plurality of source diffusion layers 110 and a plurality of drain diffusion layers 111 (Fins) in the shape of rectangular parallelepiped which are formed on a substrate 100 consisting of silicon and arranged in parallel with a space therebetween, and a gate electrode 106 formed on the plurality of Fins while intersecting each Fin with a gate insulating film 105 therebetween.例文帳に追加

半導体装置は、シリコンからなる基板１００の上に形成され、それぞれ互いに間隔をおき且つ並列に配置された直方体状の複数のソース拡散層１１０及び複数のドレイン拡散層１１１（Ｆｉｎ部）と、複数のＦｉｎ部の上に、各Ｆｉｎ部と交差すると共にそれぞれゲート絶縁膜１０５を介在させて形成されたゲート電極１０６とを有している。 - 特許庁

Further, it comprises a gate insulating film consisting of the laminated insulating film 2 formed on the silicon substrate 1 for discretely storing the charges, a gate electrode 4, and a pair of diffusion regions 5 for functioning as a source or a drain formed in the surface layer of the substrate 1 such that they seem to hold the gate electrode 4 between them.例文帳に追加

また、シリコン基板１上に形成された離散的に電荷を蓄積する積層絶縁膜２よりなるゲート絶縁膜と、ゲート電極４と、基板１の表面層にゲート電極４を挟持するように形成されたソース又はドレインとして機能する一対の拡散領域５とを有する。 - 特許庁

In a semiconductor storage device, having an element isolation film formed in a silicon substrate 101 and a plurality of semiconductor memory cells formed between the element isolation films, there are provided conductive films 116a, 116b which are formed on the plane of the silicon substrate 101, and connect a source diffusion region 112 of at least two semiconductor memory cells.例文帳に追加

シリコン基板１０１中に形成された素子分離膜と、素子分離膜の間に形成された複数の半導体メモリセルとを有する半導体記憶装置であって、シリコン基板１０１の面上に形成されると共に少なくとも二つの半導体メモリセルのソース拡散領域１１２を接続する導電性膜１１６ａ，１１６ｂを備えたことを特徴とする半導体記憶装置を提供する。 - 特許庁

When forming a source region 24 and a drain region 25 of an NMOS transistor 20 formed on the same silicon substrate 30 along with the NPN transistor 10, a high-concentration region 15 can be formed in the same process, thus excluding an exclusive diffusion process for forming the high-concentration region 15, and manufacturing a semiconductor device 1 with a small number of processes.例文帳に追加

ＮＰＮトランジスタ１０と共に同一シリコン基板３０上に形成されるＮＭＯＳトランジスタ２０のソース領域２４およびドレイン領域２５を形成する際同一工程で高濃度領域１５を形成することができるので、高濃度領域１５を形成するための専用の拡散工程を省き、少ない工程数で半導体装置１を製造することができる。 - 特許庁

In this case, the method has a process that forms a diffusion layer region 14 at a position where the periphery of a resist pattern 21a is crossed, a process that forms the resist pattern 21 a for covering one of the source and drain regions 25 and 19, and a process that uses the resist pattern 21a as a mask for implanting the impurity ion to the silicon substrate 11.例文帳に追加

この製造方法は、シリコン基板１１において後記レジストパターン２１ａの周囲が横切るような位置に拡散層領域１４を形成する工程と、ソース領域２５及びドレイン領域１９のいずれか一方を覆うレジストパターン２１ａを形成する工程と、前記レジストパターン２１ａをマスクとしてシリコン基板１１に不純物イオンを注入する工程と、を具備することを特徴とする。 - 特許庁