「strained layer」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide an SIMOX substrate wherein strained stress caused in an interface between a partially buried insulation film and a bulk layer is reduced to suppress the occurrence of dislocation due to the strained stress, and also to provide a method of manufacturing the same.例文帳に追加

部分的な埋め込み絶縁膜とバルク層との界面に生じた歪み応力を低減し、この歪み応力による転位の発生を抑制するＳＩＭＯＸ基板およびその製造方法を提供する。 - 特許庁

When this method, in which the strained Si layer 14 is formed on the silicon/germanium substrate 11, is used, the epitaxial growth of an SiGe layer becomes unnecessary.例文帳に追加

このようにシリコン・ゲルマニウム基板１１に歪みＳｉ層１４を形成する半導体基板の製造方法によれば、ＳｉＧｅ層のエピタキシャル成長は不要となる。 - 特許庁

To provide a method of manufacturing a semiconductor substrate, wherein at least a distance from an embedded oxide film to a strained silicon layer is sufficiently small, and the strain of a SiGe layer being an intermediate layer is perfectly relaxed.例文帳に追加

少なくとも埋め込み酸化膜から歪シリコン層までの距離が十分に短く、かつ中間層であるＳｉＧｅ層が完全に歪緩和した半導体基板の製造方法を提供する。 - 特許庁

To provide a method of producing a semiconductor substrate in which at least the distance from a buried oxide film to a strained silicon layer is sufficiently short and strain in an intermediate layer, i.e. an SiGe layer, is relaxed thoroughly.例文帳に追加

少なくとも埋め込み酸化膜から歪シリコン層までの距離が十分に短く、かつ中間層であるＳｉＧｅ層が完全に歪緩和した半導体基板の製造方法を提供する。 - 特許庁

A p-AlGaAs first upper cladding layer 108 having a doping concentration of 1×10^18 cm^-3 is formed between the p-AlGaAs second upper cladding layer 109 and a multiple strained quantum well active layer 106.例文帳に追加

ｐ-ＡlＧaＡs第２上クラッド層１０９と多重歪量子井戸活性層１０６との間に、ドーピング濃度が１×１０^18ｃｍ^-3のｐ-ＡlＧaＡs第１上クラッド層１０８を形成する。 - 特許庁

To provide a process for producing a semiconductor substrate in which at least the distance from a buried oxide film to a strained silicon layer is sufficiently short and strain in an intermediate layer, i.e. an SiGe layer, is relaxed thoroughly.例文帳に追加

少なくとも埋め込み酸化膜から歪シリコン層までの距離が十分に短く、かつ中間層であるＳｉＧｅ層が完全に歪緩和した半導体基板の製造方法を提供する。 - 特許庁

The resulting structure is annealed at about 700°C-900°C for about 5-60 min in order to relax the strained SiGe layer 16.例文帳に追加

その後、得られた構造体を、約７００℃〜９００℃の温度で、約５分〜６０分間、アニーリングして、歪ＳｉＧｅ層１６を緩和させる。 - 特許庁

To provide a manufacturing method for manufacturing a strained silicon substrate wafer having less dislocation and a SiGe layer in which strain is relaxed.例文帳に追加

より転位が少なく、かつ歪み緩和されたＳｉＧｅ層を有する歪みシリコン基板ウエハを製造する製造方法を提供する。 - 特許庁

Consequently, the penetration dislocation density of the strained Si layer 14 epitaxially grown on the substrate 11 is reduced significantly.例文帳に追加

その結果、シリコン・ゲルマニウム基板１１上にエピタキシャル成長させる歪みＳｉ層１４の貫通転位密度は、大幅に低減される。 - 特許庁

On a silicon substrate 10, a strained SiGe layer 16 having germanium concentration of about 20%-40% and a silicon cap layer 18 are formed by epitaxial growth, and then a gate oxide layer and a first polysilicon layer 22 are grown on the silicon cap layer 18.例文帳に追加

シリコン基板１０上に約２０％〜４０％のゲルマニウム濃度を有する歪ＳｉＧｅ層１６およびシリコンキャップ層１８をエピタキシャル成長によって形成し、シリコンキャップ層１８上にゲート酸化物層および第１のポリシリコン層２２を成長させる。 - 特許庁

When forming a multilayer film structure 10 for a semiconductor device on a substrate, a compression-strained semiconductor layer 12 is formed on the substrate 11, the compression-strained semiconductor layer comprising a crystal of which the grating constant is larger than that of a crystal constituting the substrate 11 and having compression strain.例文帳に追加

半導体素子用の多層膜構造体１０を基板上に形成する際に、基板１１上に、当該基板１１を構成する結晶の格子定数よりも大きな格子定数の結晶からなるとともに、圧縮歪を有する圧縮歪半導体層１２を形成する。 - 特許庁

The strained silicon wafer is in a structure, having an epitaxial layer with lattice mismatching and a strained Si layer 3 on a single-crystal silicon substrate 1, and uses an off-cut surface where the crystal surface of the silicon surface inclines by 0.2°-1° to the directions of crystal orientation <100> and <0-10> from a plane orientation of (100) plane.例文帳に追加

単結晶シリコン基板上に格子不整合性のあるエピタキシャル層と歪みＳｉ層の構造を有し、前記シリコン基板の結晶表面が面方位（１００）面から結晶方位＜１００＞方向および＜０−１０＞方向に対して０．２°〜１°傾斜したオフカット面を用いる。 - 特許庁

To provide a semiconductor substrate with an SOI structure having a very thin strain relief SiGe layer with a very low transition density and with excellent flatness of its surface even if a strained Si channel structure or a strained SiGe structure is employed.例文帳に追加

歪Ｓｉチャネル又は歪ＳｉＧｅチャネル構造を採用するも、転移密度が極めて低く表面の平坦性に優れた極薄の歪緩和ＳｉＧｅ層を有するＳＯＩ構造の半導体基板を提供する。 - 特許庁

To provide a semiconductor component having a high-quality single-crystal strained silicon layer on a strain-induced porous silicon, and a manufacturing method for a strained SOI substrate that uses the semiconductor component and employs a transferring method (lamination and separation).例文帳に追加

歪み誘起多孔質シリコン上に、高品質な単結晶歪みシリコン層を有する半導体部材および、その半導体部材を用い、移設法（貼り合わせ、分離）を利用した歪みＳＯＩ基板の製造方法を提供する。 - 特許庁

To provide a technology to reduce the on-state resistance of a power MISFET, while suppressing the occurrence of defects in strained silicon layer.例文帳に追加

歪シリコン層における欠陥の発生を抑制しながらパワーＭＩＳＦＥＴのオン抵抗を低減することができる技術を提供する。 - 特許庁

To provide a multilayer film structure in which relaxation of strain of a germanium tin mixed crystal layer is promoted and a tensile-strained germanium layer with a larger in-plane tensile strain can be formed.例文帳に追加

ゲルマニウム錫混晶層の歪緩和を促進し、より大きな面内伸張歪を持つ伸張歪ゲルマニウム層を形成することができる多層膜構造体を提供する。 - 特許庁

The method of forming a suitable multilayer film structure 10 on a semiconductor device includes the step of forming a germanium layer 12 over a silicon substrate 11, forming a germanium tin mixed crystal layer 13 over the germanium layer, and forming a tensile-strained germanium layer 14 over the germanium tin mixed crystal layer.例文帳に追加

半導体装置に好適な多層膜構造体１０の形成方法として、シリコン基板１１の上方にゲルマニウム層１２を形成する工程と、その上方にゲルマニウム錫混晶層１３を形成する工程と、その上方に伸張歪ゲルマニウム層１４を形成する工程とを含む。 - 特許庁

The object is solved by a heterostructure of the type, wherein the ungraded layers are strained layers, wherein the strained layers comprise at least one strained smoothing layer of a semiconductor material, having in a lattice relaxed state, a third in-plane lattice parameter which is between the first and the second lattice parameter.例文帳に追加

前記の目的は、該組成非傾斜層が歪み層であり、かつ、該歪み層が前記第１および第２の格子定数の中間の第３の面内格子定数を格子緩和状態において有する半導体材料の、歪を有する平坦化層を少なくとも１つ含んで構成されることを特徴とする、前記のタイプのヘテロ構造によって達成される。 - 特許庁

In another embodiment, a strained (compressed) very thin InGaP, InGaAs or AlInGaP layer is grown on a GaAs substrate.例文帳に追加

別の実施形態では、歪んだ（圧縮された）非常に薄いＩｎＧａＰ、ＩｎＧａＡｓ、又はＡｌＩｎＧａＰ層をＧａＡｓ基板上に成長させる。 - 特許庁

Near the light output end faces, impurities are introduced into the strained quantum well active layer 12 and a window region 4a is provided whose composition is disordered.例文帳に追加

光出力端面の近傍では、歪量子井戸活性層１２に不純物が導入され、組成が無秩序化された窓領域４ａが設けられている。 - 特許庁

To provide a semiconductor device which has an SOI (silicon on insulator) structure including a strained silicon layer with less damage in simple steps, and a method for manufacturing the semiconductor device.例文帳に追加

より簡易な工程でダメージの少ない歪みシリコン層を含むＳＯＩ構造を有する半導体装置およびその製造方法を提供する。 - 特許庁

A certain region 108 of a strained material layer 104 is kept free of impurities that can interdiffuse from adjacent portions of a semiconductor.例文帳に追加

ひずみ材料層１０４の特定の領域１０８は、半導体の隣接する部分から相互拡散することができる不純物を無い状態にしておく。 - 特許庁

Consequently, strained stress caused in the interface between the buried silicon oxide film 12 and the bulk layer 14 can be reduced, thus suppressing the occurrence of dislocation.例文帳に追加

その結果、埋め込みシリコン酸化膜１２とバルク層１４との界面に生じる歪み応力が低減し、転位の発生を抑制することができる。 - 特許庁

The semiconductor saturable absorber mirror is produced by allowing a reflection mirror layer 12 made of DBR to grow on an inclined substrate 11 and also by allowing a semiconductor quantum well layer 13 on the mirror layer to grow as a saturable absorbing layer including a strained quantum well.例文帳に追加

傾斜基板１１上にＤＢＲからなる反射ミラー層１２を成長させ、その上に、歪量子井戸を含む可飽和吸収層として半導体量子井戸層１３を成長させることにより半導体可飽和吸収体ミラーを作製する。 - 特許庁

An InAs layer is grown on the surface of the sample, on which this strained distribution exists, an InAs layer is selectively grown on the exposed part of the layer 3 and microstructures, such as InAs quantum fine wires and InAs quantum dots, are formed.例文帳に追加

この歪分布が存在する試料表面にＩｎＡｓを成長させ、露出したＩｎＧａＡｓ層３上にＩｎＡｓを選択的に成長させ、ＩｎＡｓ量子細線やＩｎＡｓ量子ドットなどの微細構造を形成する。 - 特許庁

Then, a display element and the pixel opening are formed in the poly Si layer in the display area, and an LCD peripheral circuit including a system LSI is formed in the high crystalline single crystal Si layer or the strained Si layer of the peripheral circuit area.例文帳に追加

その後、表示領域のポリＳｉ層に表示素子部と画素開口部を、周辺回路領域の高結晶性単結晶Ｓｉ層或いは歪Ｓｉ層にシステムＬＳＩを含むＬＣＤ周辺回路部を形成する。 - 特許庁

Since the second SiGe layer 55 functions as a channel in a P channel MOSFET and the strained Si layer 56 functions as a channel in an N channel MOSFET, high speed operation can be realized.例文帳に追加

Ｐチャネル型ＭＯＳＦＥＴにおいては第２のＳｉＧｅ層５５がチャネルとして機能し、Ｎチャネル型ＭＯＳＦＥＴにおいては歪みＳｉ層５６がチャネルとして機能するので、高速動作が可能となる。 - 特許庁

To provide a silicon wafer having a strained silicon layer of a sufficient distortion amount without the need of depositing and forming a layer of an element other than silicon, and to provide a method of manufacturing the same at a low cost.例文帳に追加

シリコン以外の元素の層を堆積して形成していなくても十分な歪み量の歪みシリコン層を有するシリコンウェーハ及びその製造方法を低コストで提供することを目的とする。 - 特許庁

The method of manufacturing a silicon wafer having a strained silicon layer 10 includes steps of at least forming the surface layer of the silicon wafer as an ion injection layer 11 by injecting ion into a silicon wafer 12, and growing the strained silicon layer by vapor phase epitaxy of the silicon on the ion-injected surface of the silicon wafer after distorting lattices in the in-plane direction.例文帳に追加

歪みシリコン層を有するシリコンウェーハの製造方法であって、少なくとも、シリコンウェーハにイオンを注入することによって該シリコンウェーハの表面層をイオン注入層とし面内方向の格子を歪ませた後、前記シリコンウェーハのイオン注入された面上にシリコンを気相成長させることにより歪みシリコン層を成長させることを特徴とする歪みシリコン層を有するシリコンウェーハの製造方法を提供する。 - 特許庁

This composite material (10) is constituted of a metal layer (1) formed of a strained shape-memory alloy(SMA)foil, a resin layer (2) laminated on both surfaces of the metal layer (1) and a fiber-reinforced resin layer part (3) obtained by laminating two or more fiber-reinforced resin layers (31 to 34) on the resin layer (2).例文帳に追加

複合材（１０）を、ひずみを与えられた形状記憶合金（ＳＭＡ）箔で構成された金属層（１）と、この金属層（１）の両面にそれぞれ積層された樹脂層（２）と、樹脂層（２）に複数層にわたって繊維強化樹脂層（３１〜３４）が積層された繊維強化樹脂層部（３）と、を備えて構成した。 - 特許庁

The semiconductor device is a CMOS comprising a DTMOS having a common substrate structure wherein the substrate part includes an Si substrate 41, a seed layer 44, a single crystal oxide film 45, a first SiGe layer 54, a second SiGe layer 55, and a strained Si layer 56 sequentially from below.例文帳に追加

半導体装置は、共通の基板構造を有するＤＴＭＯＳから構成されたＣＭＯＳであって、その基板部分は、下から順にＳｉ基板４１と、シード層４４と、単結晶酸化膜４５と、第１のＳｉＧｅ層５４と、第２のＳｉＧｅ層５５と、歪みＳｉ層５６とを有している。 - 特許庁

The semiconductor modulator has such a configuration that an InGaAs/InAlAs quantum well layer 3 is formed by arranging an InAlAs barrier layer which is lattice-matched with a substrate on both sides of an InGaAs compressively-strained quantum well layer which is formed as light absorption layer, on a semiconductor crystal InGaAs substrate 1 of ternary mixed crystal.例文帳に追加

半導体変調器を、３元混晶の半導体結晶ＩｎＧａＡｓ基板１上に、光吸収層として、ＩｎＧａＡｓ圧縮歪量子井戸層の両側に、基板に格子整合するＩｎＡｌＡｓ障壁層を配したＩｎＧａＡｓ／ＩｎＡｌＡｓ量子井戸層３を形成する構成とした。 - 特許庁

MOSFETs, in each of which a thin-film SiGe buffer layer and a strained Si channel grown on an insulating film are stacked, and an HBT (hetero-bipolar transistor) having a SiGe base layer epitaxially grown on the same thin-film SiGe layer and a Si emiter layer thereon, are formed to constitute a composite structure.例文帳に追加

絶縁膜上に薄膜ＳｉＧｅバッファ層とひずみＳｉチャネルを積層したＭＯＳＦＥＴおよび、同じく薄膜ＳｉＧｅ層上にエピタキシャル成長したＳｉＧｅベース層およびその上のＳｉエミッタ層を有するＨＢＴを複合化した構造を採用する。 - 特許庁

The InGaAsP strained quantum well active layer has: a multiple quantum well structure having an InGaAsP barrier layer 40 and an InGaAsP well layer 42 alternately laminated; and InGaAsP guide layers 44 and 46 between which the multiple quantum well structure is sandwiched.例文帳に追加

ＩｎＧａＡｓＰ歪量子井戸活性層は、ＩｎＧａＡｓＰバリア層４０及びＩｎＧａＡｓＰウェル層４２が交互に積層された多重量子井戸構造と、多重量子井戸構造を挟むＩｎＧａＡｓＰガイド層４４，４６とを有する。 - 特許庁

To provide a method of producing a semiconductor substrate having an SiGe layer in which the SiGe layer can be made thin, dislocation density can be reduced and an undislocated strained Si layer can be formed.例文帳に追加

ＳｉＧｅ層を有する半導体基板の製造方法において、ＳｉＧｅ層の薄層化、かつ、転位密度の低減化を図ることができ、しかも、無転位の歪Ｓｉ層を形成することができる半導体基板の製造方法を提供する。 - 特許庁

To improve the temperature-dependence of the threshold current of a semiconductor laser element having a compressively strained active layer and, in addition, to improve the reliability of the element to high power.例文帳に追加

圧縮歪の活性層を有する半導体レーザ素子において、しきい値電流の温度依存性を改善し、さらに高出力まで高い信頼性を得る。 - 特許庁

The first concept employs a strained interface to stop the dislocation arising from the GeSi1-X/Ge epitaxial layer, thus terminating the dislocation from propagating upwards.例文帳に追加

第１のコンセプトは、歪み界面を用いることによってＧｅＳｉ１−Ｘ／Ｇｅエピタキシャル層から発生した転位を停止し、転位の上方への伝搬を終端することである。 - 特許庁

To provide a manufacturing method with which a semiconductor crystal structure in a region opposed to a trench gate electrode can be strained in a device having an amorphous silicon layer formed.例文帳に追加

アモルファスシリコン層を形成する装置内で、トレンチゲート電極に対向する領域の半導体結晶構造を歪ませることが可能な製造方法を提案する。 - 特許庁

To reduce through dislocation density in a semiconductor substrate, field-effect transistor, and a method of forming SiGe layer, method of forming strained Si layer using the same, and to provide method of manufacturing a field-effect transistor.例文帳に追加

半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法において、貫通転位密度を低減すること。 - 特許庁

Subsequently, a hydrogen ion implantation layer is formed in the first amorphous silicon thin film in the vicinity of the boundary region to the glass substrate which is then separated from a strained part formed by heating the hydrogen ion implantation layer.例文帳に追加

その後、ガラス基板との境界領域近傍の第１のアモルファスシリコン薄膜内に水素イオン注入層を形成し、この水素イオン注入層を加熱して形成した歪み部から絶縁基板を分離する。 - 特許庁

An MOS gate trench device has on-resistance reduced by forming a strained SiGe layer on a silicon surface of trench in a thickness smaller than about 13nm, and forming thin (30nm or smaller than 30nm) layer of silicon epitaxially deposited on the SiGe layer by which an epilayer is converted to a gate oxide layer.例文帳に追加

ＭＯＳゲートトレンチ素子は、トレンチのシリコン表面にひずんだＳｉＧｅ層を約１３ｎｍよりも小さな厚さに形成し、エピ層がゲート酸化物層に転化されるＳｉＧｅ層にエピタキシャル堆積されたシリコンの薄い（３０ｎｍ又はそれよりも薄い）層を形成することによって、減少されたオン抵抗を有する。 - 特許庁

To provide a process for producing a semiconductor substrate in which a strained Si layer can be formed on a silicon substrate while suppressing threading dislocation as much as possible and eliminating an SiGe layer as much as possible and production efficiency can be enhanced.例文帳に追加

ＳｉＧｅ層を極力設けることなく、貫通転位を極力抑制した歪みＳｉ層をシリコン基板上に形成することができ、生産効率を向上できる半導体基板の製造方法を提供する。 - 特許庁

Since chemical bond in an ion implantation layer 11 is cut easily when external impact is applied, exfoliation of silicon takes place along the ion implantation interface 12 and a strained silicon layer 13 is obtained on the supporting substrate 20.例文帳に追加

したがって、外部衝撃を付与すると、イオン注入層１１中の化学結合の切断が容易に生じる結果、イオン注入界面１２に沿ってシリコンの剥離が生じ、支持基板２０上に歪シリコン層１３が得られる。 - 特許庁

To provide a semiconductor device wherein impairment of transistor characteristic can be prevented and deterioration of yield can be restrained in a semiconductor device which has an MOSFET formed on a strained silicon layer on a silicon germanium layer.例文帳に追加

シリコンゲルマニウム層上の歪みシリコン層上に形成されたＭＯＳＦＥＴを有する半導体装置において、トランジスタ特性の劣化を防止でき、歩留まりの低下を抑制することができる半導体装置を提供する。 - 特許庁

By removing the SiGe single-crystal layer, the single crystal strained Si strip appears on the support platform and changes into a multifaceted Si strip suitable to form a multifaceted gate fin-FET.例文帳に追加

ＳｉＧｅ単結晶層を除去することによって、単結晶歪Ｓｉストリップは支持基板上にあり、多面ゲート・フィン型ＦＥＴの形成に適する多面Ｓｉストリップに変化する。 - 特許庁