「trace buffer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

When the trace data 101 is the trace data 101 of the selected type, the trace data selection part 110 stores the trace data 101 in a trace data buffer 120.例文帳に追加

トレースデータ１０１が選択種類のトレースデータ１０１である場合、トレースデータ取捨選択部１１０はトレースデータ１０１をトレースデータバッファ１２０に記憶する。 - 特許庁

When kernel-side trace data are generated, a kernel-side trace control part 11 stores the kernel-side trace data into the kernel-side trace buffer 5 through the kernel-side trace output part 10.例文帳に追加

また、カーネル側トレースデータが発生した際、カーネル側トレース制御部１１はカーネル側トレース出力部１０を介してカーネル側トレースデータをカーネル側トレースバッファ５に蓄積する。 - 特許庁

In this computer system, a trace buffer is monitored in a process separate from emulation processing by use of that information related to a virtualization event is recorded in the trace buffer by a trace function that is one of RAS functions, and the statistical processing is performed based on the information in the trace buffer.例文帳に追加

ＲＡＳ機能の１つであるトレース機能により、トレースバッファに仮想化イベントに関する情報が記録されることを利用し、エミュレーション処理とは別プロセスでトレースバッファを監視して、トレースバッファにおける情報を基に統計処理を行う。 - 特許庁

A trace collection device is provided with: a trace buffer for successively storing trace data generated by performing traced processing; a first pattern table; and a memory for storing a first analysis buffer.例文帳に追加

トレース採取装置は、被トレース処理の実行により生成されるトレースデータを順次格納するトレースバッファと、第１のパターン表と、第１の解析バッファを格納するメモリを備える。 - 特許庁

The control microcomputer 4 returns the trace result stored in the trace buffer 11 to the loader 3 and presents it to a user.例文帳に追加

制御マイコン４は、トレースバッファ１１に格納されたトレース結果をローダ３へ返信してユーザへ提示する。 - 特許庁

Each the transaction 19 has a trace buffer 21, and temporarily stores the whole trace information about the transaction.例文帳に追加

各トランザクション１９は、トレースバッファ２１を有し、そのトランザクションのトレース情報の全てを一時的に保存する。 - 特許庁

The trace data in a buffer relevant to the call partition is identified for forming the identified trace data.例文帳に追加

識別されたトレース・データを形成するために呼び出しパーティションに関連したバッファにおけるトレース・データが識別される。 - 特許庁

Finally, a buffer for storing the trace control information TC is selected from the trace control buffers 153A to 153D based on the RID.例文帳に追加

最後に、ＲＩＤに基づいて、トレース制御バッファ１５３Ａ乃至Ｄからトレース制御情報ＴＣが格納されたバッファを選択する。 - 特許庁

A trace data input/output state analysis part 140 selects types of trace data 101 in the decreasing order of priority based upon free capacity 102 of a trace data buffer 120.例文帳に追加

トレースデータ入出力状況分析部１４０は、トレースデータバッファ１２０の空き容量１０２に基づいて、トレースデータ１０１の種類を優先度の高い順に選択する。 - 特許庁

The data of any of a control bus 36, an address bus 37 and a data bus 38 are alternately stored in two trace buffer memories A and B, and data are also alternately outputted from the two trace buffer memories A and B.例文帳に追加

２つのトレースバッファメモリＡ，Ｂに対して制御バス３６，アドレスバス３６，データバス３８の何れかのデータを交互に格納するとともに、２つのトレースバッファメモリＡ，Ｂからデータを交互に出力する。 - 特許庁

A trace memory 18 capable of tracing all bus cycles and a FIFO buffer memory 19 for external trace memory are embedded in an emulation chip 1 with a processor 11, data to be stored in an external trace memory 7 is stored in the buffer memory 19 due to an asynchronously generated event.例文帳に追加

プロセッサ１１を備えるエバチップ１内に、、全バスサイクルをトレース可能なトレースメモリ１８と外部トレースメモリ用ＦＩＦＯバッファメモリ１９を内蔵し、非同期的に発生するイベントにより、外部トレースメモリ７へ格納するデータをバッファメモリ１９に格納する。 - 特許庁

The trace fetching means 111 writes stored data into a secondary storage device 2 by a trace writing means 13 and switches an inner buffer to a different buffer, when stored data in the inner buffer 152 exceeds prescribed quantity.例文帳に追加

このとき、トレース採取手段１１１は、内部バッファ１５２の格納済みデータが一定量を越えた場合には、トレース書き込み手段１３ににより、格納済みデータを二次記憶装置２へ書き込むとともに、内部バッファを別のバッファに切り替える。 - 特許庁

This task trace method of a computer device is equipped with a processor having an operating system for executing an application program by a multi-task system and executing task trace processing in response to a debug interruption request, and having a debug register, and with a memory having a trace buffer.例文帳に追加

アプリケーションプログラムをマルチタスク方式で実行し、デバッグ割り込み要求に応答してタスクトレース処理を実行するオペレーティングシステムを有し、かつ、デバッグレジスタを有するプロセッサと、トレースバッファを有するメモリとを備えるコンピュータ装置のタスクトレース方法である。 - 特許庁

A controlling processor 16 starts a storage of the execution result to a trace buffer when the trace start signal 1d becomes '1', and continues the storage of the execution result irrespective of an execution of the control instruction so long as the trace permission signal 1a is '1'.例文帳に追加

制御用プロセッサ１６は、トレース開始信号１ｄが”１”となったときに実行結果のトレースバッファへの格納を開始し、トレース許可信号１ａが”１”である限り制御命令の実行に関係なく実行結果の格納を継続する。 - 特許庁

The methods and apparatus 100 provided record the trace data in a trace buffer, the trace data including: (i) aggregate counts of respective program execution events; (ii) the addresses obtained from the program counter at various times; and (iii) bookmark data containing program performance information.例文帳に追加

また、追跡バッファに追跡データを記録する方法及び装置１００が提供され、この追跡データは、(i)各々のプログラム実行イベントの総カウント数、(ii)任意の時点でプログラムカウンタから取得したアドレス、及び(iii)プログラムのパフォーマンス情報を含むブックマークデータ、が含まれる。 - 特許庁

Then, trace control information TC is generated based on the received data access information, and a buffer for storing generated trace control information TC according to the received AID is selected from the trace control buffers 153A to 153D.例文帳に追加

次に、受信したデータアクセス情報に基づいてトレース制御情報ＴＣを生成し、受信したＡＩＤに応じて、生成したトレース制御情報ＴＣを格納するバッファを、トレース制御バッファ１５３Ａ乃至Ｄから選択する。 - 特許庁

When input is made from the input tablet 110 to the gesture input area again, its coordinate is recorded in a gesture trace buffer 152 and its trace is displayed (S5).例文帳に追加

再び入力タブレット１１０からジェスチャ入力エリアに入力があった場合、その座標をジェスチャ軌跡バッファ１５２に記録すると共にその軌跡を表示する（Ｓ５）。 - 特許庁

To accumulate trace data of large capacity by storing trace data in a buffer (cache memory) or a designated storage device in a storage controller.例文帳に追加

トレースデータを記憶制御装置内のバッファ(キャッシュメモリ)あるいは指定した記憶装置に格納することにより、大容量のトレースデータを蓄積出来る様にする。 - 特許庁

Addition of time required for trace information, processing of the trace information, data compression, etc., are enabled by generating free time in the CPU by using the buffer and a timer.例文帳に追加

バッファとタイマを用いてＣＰＵに空き時間を作ることにより、トレース情報に必要な時刻を付加することや、トレース情報の加工、データ圧縮等を可能とした。 - 特許庁

Thus, the number of bits of information output by the trace buffer is minimized and the number of external terminals of the semiconductor integrated circuit necessary for debug including trace of the supply current value is decreased.例文帳に追加

これにより、トレースバッファから出力される情報のビット数を最小限にでき、電源電流値のトレースを含むデバッグに必要な半導体集積回路の外部端子数を少なくできる。 - 特許庁

To trace frames fast without providing a dedicated storage area for storing trace information nor making a process complicated by devising the using method of a transmitting and receiving buffer.例文帳に追加

送受信バッファの利用方法に工夫を施すことにより、トレース情報を格納するための専用の格納領域を設けることなく、且つ、処理の煩雑化を招くことなく、フレームのトレース処理を高速に行なえるようにする。 - 特許庁

A trace integration processing part 6 fetches out signals from the ring buffer 5 and detects echo signals and a Doppler shift quantity.例文帳に追加

トレース積分処理部６は、リングバッファ５から信号を取り出してエコー信号とドップラーシフト量を検出する。 - 特許庁

When a CPU part 6 is not congested, the MAC frame collected from the buffer 4 is written into a dual memory as trace information.例文帳に追加

ＣＰＵ部６が輻輳していない場合には、バッファ４より収集したＭＡＣフレームはトレース情報としてデュアルメモリ９に書き込まれる。 - 特許庁

Also, it is possible to achieve the trace function by page units by limiting the size of a translation look-aside buffer (TLB102).例文帳に追加

また、高速変換バッファ（ＴＬＢ１０２）のサイズを限定することにより、ページ単位でのトレース機能が実現する。 - 特許庁

An execution trace buffer 40 is generated so that desired information related with an instruction can be maintained when the instruction is executed and retried (220).例文帳に追加

命令についての所望の情報を、それらが実行され且つリタイアされるときに維持する(220)実行トレースバッファ(40)が生成される。 - 特許庁

A frame buffer 21-6 is updated only by the pixels whose values is '1' of a stencil buffer 22-6, and rendering is executed by using alpha blend by adding only the light trace part, and a picture obtained by compositing the light trace and the processed rendering picture is written in a frame buffer 21-7, and displayed at an external display device 4.例文帳に追加

ステンシルバッファ２２−６の値“１”のピクセルのみフレームバッファ２１−６を更新し、光跡部分のみ追加でアルファブレンドを用いてレンダリングし、フレームバッファ２１−７には処理済のレンダリング画像に光跡が合成された画像が書き込まれ、外部表示装置４に表示される。 - 特許庁

When the pattern matching is detected, the analyzing part does not store at least a portion of the first division data in the first analysis buffer, and when the end of the first loop is detected, the analyzing part outputs the content of the first analysis buffer to a trace buffer.例文帳に追加

同部は、パターン一致を検出すると、第１の区間データの少なくとも一部を第１の解析バッファに格納せず、第１ループの終了を検出すると、第１の解析バッファの内容をトレースバッファに出力する。 - 特許庁

Also, the data trace part 200 is provided with a sampling execution part 210; a sampling buffer 220 whose inside is divided into a sampling buffer 1 and a sampling buffer 2; a sampling buffer switching part 250; an image control part 230; a sampling condition setting part 240; and an operation input control part 260.例文帳に追加

また、データトレース部２００はサンプリング実行部２１０と、内部がサンプリングバッファ１およびサンプリングバッファ２に２分されているサンプリングバッファ２２０と、サンプリングバッファ切替部２５０と、画面制御部２３０と、サンプリング条件設定部２４０と、操作入力制御部２６０と、を有している。 - 特許庁

A trace control circuit 15 receives the ID (AID) of loading/storing buffer 104 for storing data access information at the time of load instruction execution.例文帳に追加

トレース制御回路１５は、ロード命令実行時のデータアクセス情報及びロード命令実行時にデータアクセス情報が格納されるロード／ストアバッファ１０４のＩＤ（ＡＩＤ）を受信する。 - 特許庁

To efficiently use a trace buffer by surely collecting only data required for debugging or fault analysis by preventing the same data which occur repeatedly, from being recorded.例文帳に追加

繰返して発生する同一のデータを記録しないようにし、デバッグや障害解析に必要なデータのみを確実に収集するようにして効率よくトレースバッファを使用する。 - 特許庁

A trace buffer sequentially holds the supply current value selected by the selection part together with execution information about the processor and outputs the held information in order.例文帳に追加

トレースバッファは、選択部で選択される電源電流値をプロセッサの実行情報とともに順に保持し、保持している情報を順に出力する。 - 特許庁

Data are collected using the stub program to ascertain variable values when a trace point is hit and the acquired variable data are stored in a target machine buffer memory of the target machine.例文帳に追加

追跡点が当てられた場合、データは、変数値を確認するためにスタブ・プログラムを使用して収集され、取得された変数データは、目標マシンの目標マシン・バッファ・メモリに記憶される。 - 特許庁

When the task trace function is validated, an execution address for task switching processing of the operating system is set in the debug register, and prescribed task information is housed in the trace buffer at every debug interruption generated by access to the execution address set in the debug register during execution of the application program.例文帳に追加

タスクトレース機能を有効にする際に、オペレーティングシステムのタスク切り替え処理の実行アドレスをデバッグレジスタに設定しておき、アプリケーションプログラムの実行中に、デバッグレジスタに設定されている実行アドレスへのアクセスによって発生するデバッグ割り込みのたびに、所定のタスク情報をトレースバッファに格納する。 - 特許庁

By turning on a buffer gate 9, an emulation function based on an application system connected to a CPU core 19, emulation memory 47 and connector 51 and a debugging support function based on a break condition detecting part 13 and a trace memory 31 are executed.例文帳に追加

バッファゲート９をＯＮにすることにより、ＣＰＵコア１９とエミュレーションメモリ４７と接続コネクタ５１に接続された応用システムによるエミュレーション機能、およぶブレーク条件検出部１３とトレースメモリ３１によるデバッグ支援機能を行う。 - 特許庁

In the method for analyzing the biological sample component in a trace amount of blood, an isotonic diluted buffer solution in which blood is placed and the internal standard substance contained in the isotonic diluted buffer solution are analyzed, dilution ratio is calculated and the biological component in the blood plasma or serum component in blood is analyzed.例文帳に追加

本発明は、微量の血液中の生体試料成分を分析する方法であって、前記血液を入れる等張希釈緩衝液と、該等張希釈緩衝液中に含まれる内部標準物質を分析し、希釈率を算出し、前記血液中の血漿又は血清成分中の生体成分を分析することを特徴とする。 - 特許庁

This DMA controller 5 is provided with a control part 3 having a mediation circuit to mediate a plurality of channels 2 by selecting any one of a plurality of DMA request signals 1 accepted via the plurality of channels 2 according to priority levels previously allocated to the plurality of channels 2 and a trace buffer 4 to store trace data 11 regarding the selected DMA request.例文帳に追加

ＤＭＡコントローラ５は、複数のチャネル２に予め割り当てられた優先順位にしたがって複数のチャネル２を介して受け付けた複数のＤＭＡ要求信号１の中からいずれか一つのＤＭＡ要求信号を選択して複数のチャネル２間の調停を行う調停回路を備えた制御部３と、選択したＤＭＡ要求に関するトレースデータ１１を格納するためのトレースバッファ４とを備えている。 - 特許庁

Storage means 2-1 to 2-n preserve instruction fetch information composed of an issue interval between instruction fetch timing, which is sampled by trace driven simulators 1-1 to 1-n corresponding to respective element processors, on the assumption of complete hit of an instruction cache and issue timing of a preceding instruction, which occupies an instruction buffer entry to store a fetched instruction, and a fetch address.例文帳に追加

各単体プロセッサに対応するトレースドリブンシミュレータ１−１〜１−ｎで採取した、命令キャッシュが完全にヒットすると仮定したときの命令フェッチタイミングと、フェッチした命令が格納されるべき命令バッファエントリを占有していた先行命令の発行タイミングとの発行間隔、及びフェッチアドレスからなる命令フェッチ情報を記憶手段２−１〜２−ｎに保存する。 - 特許庁

This system is provided with a trace buffer 20, a queue 30 and a resource check section 40, and detects a usage error of dynamic management of memory often used in the resource check section 40 when finishing interruption processing and the starting of task switch processing until execution of only self-task/self-interruption processing, and block the influence to other tasks.例文帳に追加

トレースバッファ２０、キュー３０および資源チェック部４０を備え、割り込み処理を抜けるときと、タスク切替処理の最初に資源チェック部４０にてよく使用されるメモリの動的管理の使用誤りを、自タスク・自割り込み処理だけの実行までで検出し、他タスクへの影響を阻止する。 - 特許庁