「trench cover」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A gate electrode 33 is formed on the gate insulating film 6 so as to cover the trench portion 8.例文帳に追加

ゲート絶縁膜６上には、トレンチ部８を覆うようにゲート電極３３が設けられる。 - 特許庁

A cover 54 for sealing the inside of the trench 52 hermetically is fixed to the heating mounting table 42.例文帳に追加

そして，溝５２の内部を密閉可能な蓋体５４を加熱載置台４２に取り付ける。 - 特許庁

A BPSG film 36 is deposited to cover the upper part of the trench 31 for separating devices.例文帳に追加

ＢＰＳＧ膜３６を堆積し、素子分離用トレンチ３１の上部を塞ぐ。 - 特許庁

The trench capacitor 25 has a first electrode 22, formed in the semiconductor substrate 11 to surround the trench 20 and containing an impurity, a capacitor insulating film 23 formed to cover the inner wall of the trench 20, and a second electrode 24 formed so as to fill the trench 20 with itself.例文帳に追加

トレンチキャパシタ２５は、トレンチ２０を囲むように半導体基板１１に形成され、不純物を含有する第１電極２２と、トレンチ２０の内壁を被覆するように形成されたキャパシタ絶縁膜２３と、トレンチ２０を埋めるように形成された第２電極２４とを有する。 - 特許庁

A trench 100 is formed in the surface side of a substrate 1, a sacrifice layer being dissolved by wet etching for forming a trench 5 from the rear surface side of the substrate 1 is formed in a region of the substrate 1 contiguous to that trench 100, and then a protective film 95 is formed to cover the trench 100 and the sacrifice layer.例文帳に追加

基板１の表側の面に溝１００を形成し、基板１の、この溝１００に隣接する領域に、基板１の裏側から溝５を形成するためのウエットエッチングによって溶解される犠牲層を形成し、さらに、溝１００と犠牲層とを覆って、保護膜９５を形成する。 - 特許庁

The wafer is positioned overlying the pedestal cover in a material deposition chamber, with the cover defining a peripheral circumferential trench therein.例文帳に追加

ウェハが材料堆積用のチャンバ内で台座カバーに被せられて配置され、カバーがその周縁部に円周の溝を規定する。 - 特許庁

A barrier film 6 comprising the silicon nitride film is formed from the opening end of the trench 2 through the liner film 4 on the sidewall of the trench 2 to the silicon oxide film 7 so as to cover the films.例文帳に追加

トレンチ２の開口端からトレンチ２の側壁のライナー膜４を経てシリコン酸化膜７にわたり、これらの膜を覆うように、シリコン窒化膜からなるバリアー膜６が形成されている。 - 特許庁

Unnecessary parts without a trench in an unequal pattern formed on the photo resist 7 are covered with a cover resist 8 or 8' to form a normal and unequal-pitch deep trench pattern.例文帳に追加

フォトレジスト７に形成された均等なパターンの内、トレンチを形成しない不要な部分をカバーレジスト８又は８′で被覆して通常の不均等なピッチのディープトレンチパターンを形成する。 - 特許庁

In a bidirectional Zener diode IZD having a trench structure, an upper electrode UE is formed that extends from the inside of an opening OP to cover a trench TR (isolation region).例文帳に追加

本発明におけるトレンチ構造の双方向ツェナーダイオードＩＺＤは、上部電極ＵＥを、開口部ＯＰ内からトレンチＴＲ（アイソレーション領域）までを覆うように延在して形成している。 - 特許庁

An insulating film IIA is formed over the transistor and in the trench DTR, so as to cover the transistor and form an air-gap space SP in the trench DTR.例文帳に追加

そのトランジスタ上を覆うように、かつ溝ＤＴＲ内に中空ＳＰを形成するようにトランジスタ上および溝ＤＴＲ内に絶縁膜ＩＩＡが形成される。 - 特許庁

A first insulating film (an interlayer dielectric II) is formed on the element and in the trench DTR to cover the element and form a hollow space in the trench DTR, respectively.例文帳に追加

上記素子上を覆うように、かつ溝ＤＴＲ内に中空を形成するように素子上および溝ＤＴＲ内に第１の絶縁膜（層間絶縁膜ＩＩ）が形成される。 - 特許庁

A trench 32 is formed in the source-side surface of a drift region 11, a p-type gate region 13 and a gate electrode 23 are provided at the bottom of the trench 32, and a source electrode 22 is formed to cover the whole surface of a unit element with an insulating film 33 between the two.例文帳に追加

ドリフト領域１１のソース側の面にトレンチ溝３２を形成し、溝３２の底部にｐ型ゲート領域１３とゲート電極２３を設け、絶縁膜３３を介して単位素子全面にソース電極２２を形成する。 - 特許庁

Next, an Si layer 10 is formed on the Si substrate 1 so as to bury the trench and cover the SiGe layer 3.例文帳に追加

次に、このトレンチ内が埋め込まれ且つＳｉＧｅ層３上が覆われるように、Ｓｉ基板１上にＳｉ層１０を形成する。 - 特許庁

Upper surface of the ink channel 21 and the nonejection trench 22 is covered with a cover plate having a driving electrode touching the upper end of the sidewall 24.例文帳に追加

側壁２４の上端に接触する駆動電極を有するカバー板でインク流路２１と非噴射溝２２の上面を覆う。 - 特許庁

The main body 82 has a peripheral trench 82A in which a peripheral edge of the penetrating hole 75 in the cover member 70 is fitted.例文帳に追加

その本体８２は、そのカバー部材７０における貫通孔７５の周縁部が嵌め込まれる周溝８２Ａを有する。 - 特許庁

A part of the short-sized bare fiber projected from the sealing cover and the pigtail bare fiber 16 are optically coupled directly on the outside of the sealing cover on the same V-shaped trench.例文帳に追加

封止カバーから突出した短尺ベアファイバの一部とピグテールベアファイバ１６とは、同じＶ字溝上の封止カバーの外部で直接光結合される。 - 特許庁

The optical semiconductor device and the short-sized bare fiber are aligned with the V-shaped trench, and are thermocompression-bonded and fixed to the silicon board by solder or a low melting-point glass 42, formed to a sealing cover 40 by the sealing cover 40 from upper section.例文帳に追加

光半導体デバイスと、短尺ベアファイバとをＶ字溝へ整列後、上部から封止カバー４０で同カバーに形成した半田又は低融点ガラス４２によりシリコン基板と熱圧着固定する。 - 特許庁

The semiconductor device has a trench 102 formed in the interlayer insulating film 101 on a semiconductor substrate, a first barrier metal film 103 formed to cover a bottom portion and a sidewall of the trench 102 and made of a conductor containing a platinum group element, high-melting-point metal and nitrogen, and a metal film 105 formed in the trench 102 on the first barrier metal film 103.例文帳に追加

半導体装置は、半導体基板上の層間絶縁膜１０１に形成されたトレンチ１０２と、トレンチ１０２の底部及び側壁を覆うように形成され、白金族元素、高融点金属及び窒素を含有する導電体からなる第１のバリアメタル膜１０３と、トレンチ１０２において、第１のバリアメタル膜１０３上に形成された金属膜１０５とを備える。 - 特許庁

The termination structure includes: a trench 220; a MOS gate 240 formed on the sidewall of the trench 220 as a spacer; a termination structure oxide layer 245 formed so as to cover the spacer and a portion of the bottom of the second trench 220; and first and second electrodes respectively formed on the back surface and the front surface 260 of a semiconductor substrate.例文帳に追加

終端構造は、トレンチ２２０と、このトレンチ２２０の側壁にスペーサとして形成されたＭＯＳゲート２４０と、スペーサ及び第２のトレンチ２２０の底面の一部を覆うように形成された終端構造酸化層２４５と、半導体基板の背面及び表面２６０にそれぞれ形成された第１及び第２の電極とを備える。 - 特許庁

After a wiring trench 7 corresponding to the contact hole 6 is formed in the third interlayer insulation film 11, a second barrier metal film 8 is formed on the third interlayer insulation film 11 to cover the inner surface of the contact hole 6 and the wiring trench 7.例文帳に追加

また、第３の層間絶縁膜１１に接続孔６に対応する配線溝７を形成した後、接続孔６および配線溝７の内面を被覆するようにして、第３の層間絶縁膜１１の上に第２のバリアメタル膜８を形成する。 - 特許庁

A silicon nitride film 5 and a silicon oxide film 2 are formed to cover the trench isolation region, and a memory cell region is exposed by patterning them.例文帳に追加

トレンチ分離領域を覆うようにシリコン窒化膜５およびシリコン酸化膜２を形成し、これらをパターニングしてメモリセル領域を露出させる。 - 特許庁

A protection film 2 filled in the trench 23 formed on the back side of the metal cover 1 promotes laser marking and realizes better sawing quality of the package.例文帳に追加

保護膜２が金属カバー１の背面上に形成されトレンチ２３内に充填されることによって、レーザマーキングを促進させより良好なパッケージの鋸による切断性を達成する。 - 特許庁

In the lower electrode 3, a plurality of trenches T are formed, and a thin film-like dielectric layer 4 is formed so as to cover the upper surface of the lower electrode 3 including an inner wall surface of the trench T.例文帳に追加

下部電極３には、トレンチＴが複数形成されており、その内壁面を含む下部電極３の上面を覆うように、薄膜状の誘電体層４が形成されている。 - 特許庁

A positive resist is then applied to cover the surface of the silicon oxide film deposited on the surface of the SOI substrate, and the bottom of the trench and only the resist applied to the silicon oxide film is removed by exposure and development.例文帳に追加

次にＳＯＩ基板表面のシリコン酸化膜の表面及び前記トレンチの底部が覆われるようにポジ型レジストを塗布し、シリコン酸化膜上に塗布したレジストのみを露光、現像して除去する。 - 特許庁

An infiltration institution can be obtained by reduced labor for construction work by laying the percolating pipe on the upper part covered with crushed stone in the bottom section of a trench and carrying out earth cover from the upper part.例文帳に追加

この浸透管を、溝の底部に砕石を敷いた上部に設置し、上方から覆土して得られた施工の手間を軽減した浸透施設である。 - 特許庁

A pattern such as a deep trench or the like is equally drawn on a first photoresist 7 applied on the entire surface of a wafer (semiconductor substrate 1), and the wafer is covered with a cover resist 8 (second photoresist) to cover the circumferential edge of a memory array, thereby improving a global dimensional controllability.例文帳に追加

ウェーハ（半導体基板１）全面に塗布された第１のフォトレジスト７にディープトレンチなどのパターンを均等に描画し、その上からカバーレジスト（第２のフォトレジスト）８を被覆して、メモリセルアレイの周端部分を被覆してグローバルな寸法制御性の改善を図る。 - 特許庁

The via 116 comprises a first metal film 110 formed to cover the side walls of the trench, a metal oxide film 112 formed to cover the first metal film 110, and a second metal film 114 provided on the metal oxide film 112.例文帳に追加

ビア１１６は凹部の側壁を覆うように形成された第一の金属膜１１０と、第一の金属膜１１０を覆うように形成された金属酸化膜１１２と、金属酸化膜１１２上に設けられた第二の金属膜１１４と、を含む。 - 特許庁

The semiconductor device comprises a support substrate (1), an embedded insulating layer (2) provided on the substrate, semiconductor elements (3, 5 and 6) provided on the insulating layer, a trench (T) provided in the insulating layer so as to surround the elements, and a passivation film (8) made of an amorphous insulator provided to embed the trench and to cover the elements.例文帳に追加

支持基板（１）と、前記支持基板の上に設けられた埋め込み絶縁層（２）と、前記埋め込み絶縁層の上に設けられた半導体素子（３、５、６）と、前記半導体素子を取り囲むように前記埋め込み絶縁層に設けられたトレンチ（Ｔ）と、前記トレンチを埋め込み且つ前記半導体素子の上を覆うように設けられた非晶質の絶縁体からなるパッシベーション膜（８）と、を備えた半導体装置を提供する。 - 特許庁

The vertical power MOSFET 1 is provided with gate electrode layers 3a and 3b, that are formed inside a trench and have specified concentration and cap oxidized layers 2a and 2b that cover the gate electrode layers 3a and 3b, and of which the impurity concentrations are lower than those of the gate electrode layers 3a and 3b.例文帳に追加

本発明の縦型パワーＭＯＳＦＥＴ１は、トレンチ内部に形成された所定の不純物濃度を有するゲート電極層３ａ，３ｂと、ゲート電極層３ａ，３ｂを絶縁被覆し、ゲート電極層３ａ，３ｂの不純物濃度よりも低い不純物濃度であるキャップ酸化層２ａ，２ｂとを有する。 - 特許庁

The elastic pawl 2 performs elastic engagement to the engagement hole 13, the cut trench 4a tears the outer cover and connection is performed to the core wire so as to be able to make current flow while the clamping hand 3 energizes the lead leg 21, and the lead leg 21 is clamped with the housing 10.例文帳に追加

弾性爪２が係合孔１３に弾性係合することにより、挟着手３がリード脚２１を付勢してリード脚２１をハウジング１０に挟着させると共に、切溝４ａが外皮を切り裂いて芯線に通電可能に接続する。 - 特許庁

In work for closing an opening of a cut and cover trench A formed in a roadbed B by a group of covering plates C arranging a plurality of covering plates 6, the covering plates 6 located on the circumference of a group of the covering plates C are formed by making a low stage section 9 on the side coming into contact with the roadbed B.例文帳に追加

路盤Ｂに形成した開削溝Ａの開口を複数の覆工板６を敷き並べた覆工板群Ｃによって閉塞する施工において、覆工板群Ｃの外周部に位置する施工板６を、その路盤Ｂと接する側の辺部に低い段部９を設けて形成する。 - 特許庁

The wafer-level package comprises a wafer 5 on which a plurality of dice are formed, and a thin metal cover 1, in which a trench 23 is formed and stuck to the wafer 5 with an adhesive 3 for improving the thermal conductivity of the package.例文帳に追加

ウェーハレベルパッケージは、その上に形成される複数のダイスを有するウェーハ５と、パッケージの熱伝導性を向上させるために接着剤３によってウェーハ５に固着され、中に形成されるトレンチ２３を備える薄い金属カバー１とを備える。 - 特許庁