「watchdog reset」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A first watchdog timer 3 is cleared by an exclusive clear instruction issued in each program module to be executed in the CPU 1, and when the first watchdog timer 3 is not cleared within set time, a reset signal is outputted.例文帳に追加

第１のウォッチドッグタイマ３は、ＣＰＵ１で実行されるプログラムモジュール毎に発行される専用のクリア命令によってクリアされ、設定時間内でクリアされないときにリセット信号を出力する。 - 特許庁

Watchdog output from the CPU 13 is outputted to a watchdog circuit 21 for monitoring the CPU 13, and a reset signal is outputted to the CPU 13 in an abnormal state.例文帳に追加

ウォッチドック回路２１にＣＰＵ１３からのウォッチドック出力を入力してＣＰＵ１３を監視し、異常時にはリセット信号をＣＰＵ１３に出力する。 - 特許庁

If the watchdog timer is not continuously reset a plurality of times before the control unit 12 counts up the watchdog timer, the power is cut off to display an error in a display part.例文帳に追加

制御部１２がウォッチドッグタイマをカウントアップ前にリセットしない状態が複数回連続した場合、電源を遮断して表示部にエラー表示する。 - 特許庁

The watchdog timer again outputs a reset signal on the basis of a command from the microcomputer (S300).例文帳に追加

マイコンからの指令によって、ウォッチドッグタイマから再びリセット信号が出力される（Ｓ３００）。 - 特許庁

While the exchange conducts usual switching operations, a switch control section 12 transmits a reset signal to a watchdog timer 14 at a prescribed interval.例文帳に追加

交換機が通常の切替動作を行っている間、切替制御部１２は、ウォッチドッグタイマ１４に所定の間隔でリセット信号を送信する。 - 特許庁

Until the initialization of an FPGA 124 is completed, a watchdog function of a reset part 126 is invalidated.例文帳に追加

そして、ＦＰＧＡ１２４の初期化が完了するまでは、リセット部１２６のウオッチドッグ機能を無効にする。 - 特許庁

Then, if a reset signal in the on-state is input based on the occurrence of the time-out without clearance of a reset IC with a watchdog, the presentation controlling microcomputer is reset and rebooted.例文帳に追加

そして、ウォッチドッグ付リセットＩＣがクリアされずにタイムアウトが発生することでオン状態のリセット信号が入力されると、演出制御用マイクロコンピュータのリセットを発生させて再起動させる。 - 特許庁

When stack overflow occurs, the watchdog keys KY1 and KY2 in the watchdog key area a11 are written over and the predetermined reset operation cannot be performed, so a reset signal is output to a CPU main body 101 and a micro computer is stopped.例文帳に追加

スタックオーバーフローが生じた場合は、ウォッチドッグキー領域ａ１１のウォッチドッグキーＫＹ１、ＫＹ２が書き換えられてしまい所定のリセット操作が行われないためＣＰＵ本体１０１に対してリセット信号が出力されマイクロコンピュータが停止する。 - 特許庁

The watchdog timer part 25 includes a timer 28 to be cleared by a watchdog pulse from the microcomputer 10 and a reset processing part 27 for resetting the microcomputer 10 when a count value of the timer 28 reaches a reset threshold value V_R.例文帳に追加

ウォッチドッグタイマ部２５は、マイコン１０からのウォッチドッグパルスによりクリアされるタイマ２８と、タイマ２８のカウント値がリセット閾値Ｖ_Ｒに達したときにマイコン１０をリセットするリセット処理部２７とを含んでいる。 - 特許庁

Then, when the reset signals of an ON state are input by the occurrence of time-out without clearing a reset IC 124 with a watchdog, a reset/interruption controller 136 generates the reset of the microcomputer 120 for the performance control and restarts it.例文帳に追加

そして、ウォッチドッグ付リセットＩＣ１２４がクリアされずにタイムアウトが発生することでオン状態のリセット信号が入力されると、リセット／割込みコントローラ１３６が演出制御用マイクロコンピュータ１２０のリセットを発生させて再起動させる。 - 特許庁

A reset circuit is constituted of a logic circuit outputting the warning pulses as reset pulses when in a reset allowing condition by receiving the warning pulses of the watchdog timer 63 and allowing signals CTL showing whether in the reset allowing condition or not.例文帳に追加

リセット回路は、ウォッチドッグタイマ６３の警報パルスと、リセット許可状態か否かを示す許可信号ＣＴＬとを受けて、リセット許可状態であれば警報パルスをリセット信号として出力する論理回路で構成されている。 - 特許庁

A reset circuit includes a logic circuit receiving the alarm pulse of the watchdog timer 63 and a permission signal CTL indicating whether or not it is in a reset permission state, and outputting the alarm pulse as a reset signal when it is in the reset permission state.例文帳に追加

リセット回路は、ウォッチドッグタイマ６３の警報パルスと、リセット許可状態か否かを示す許可信号ＣＴＬとを受けて、リセット許可状態であれば警報パルスをリセット信号として出力する論理回路で構成されている。 - 特許庁

When a program runaway or loop condition occurs, the reset signal 1 is not output and the watchdog timer starts timing and, when a predetermined time has elapsed, the reset signal 2 is sent to a microcomputer 1.例文帳に追加

プログラムの暴走やループが発生すると、リセット信号 が出力されなくなり、ウオッチドッグタイマの計時が進み、所定時間に達すると、リセット信号 をマイクロコンピュータ１に送出する。 - 特許庁

The boot processing is performed to programs in a flash ROM 13 and IC card 8, and the output of a reset signal is suppressed within the watchdog timer period of a reset IC 10 by pulse input under that control.例文帳に追加

フラッシュＲＯＭ１３，ＩＣカード８のプログラムをブート処理し、その制御によるリセットＩＣ１０のウオッチドッグタイマ期間内にパルス入力でリセット信号の出力を抑える。 - 特許庁

To make a diagnosis from an output reset generation circuit for a program run signal to be output to a watchdog timer to a reset input circuit of a microcomputer.例文帳に追加

ウォッチドッグタイマに出力するプログラムラン信号の出力リセット発生回路からマイクロコンピュータのリセット入力回路までの診断を行う。 - 特許庁

To provide an electronic control device which can be restored even if a CPU runs away during diagnosis, only if a watchdog timer operates normally, by diagnosing the watchdog timer without performing switching to a reset signal port.例文帳に追加

リセット信号のポートへの切り換えを行うことなく、ウォッチドッグタイマの診断を行うことによって、診断中のＣＰＵ暴走時においても、ウォッチドッグタイマが正常に動作していれば復帰が可能となる電子制御装置を提供することにある。 - 特許庁

Second watchdog timers 4a, 4b respectively start counting operation by control start signals of devices 2a, 2b, output a reset signal for resetting the CPU 1 within time shorter than the set time of the first watchdog timer 3 and are cleared on the basis of output signals from the devices 2a, 2b.例文帳に追加

第２のウォッチドッグタイマ４ａ，４ｂは、デバイス２ａ，２ｂの制御開始信号でカウント動作を開始し、第１のウォッチドッグタイマ３の設定時間より短い時間でＣＰＵ１をリセットするためのリセット信号を出力し、かつ、デバイス２ａ，２ｂの出力信号に基づいてクリアされる。 - 特許庁

A watchdog IC22 monitors the CPU 13 while 'L' as a permission signal is being inputted to an INH terminal 51, and prohibits the output of the reset signal regardless of the state of the watchdog output while 'H' as a prohibition signal is being inputted.例文帳に追加

ウォッチドックＩＣ２２は、ＩＮＨ端子５１に許可信号としての”Ｌ”が入力されている間ＣＰＵ１３の監視を行い、禁止信号としての”Ｈ”が入力されている間ウォッチドック出力の状態に関わらずリセット信号の出力を禁止する。 - 特許庁

Thus, since reset pulses are not output from the RST terminal of the watchdog timer IC 27 after the cancellation of the reset signals 22, reset processing of an MPU 28 is ended at once, and the MPU 28 is quickly started.例文帳に追加

よって、リセット信号２２の解除後に、ウォッチドッグタイマＩＣ２７のＲＳＴ端子からリセットパルスが出力されることはないので、ＭＰＵ２８のリセット処理を１回で終了させることができ、ＭＰＵ２８を迅速に立ち上げることができる。 - 特許庁

In this game machine having a timer interruption signal generating circuit 15 for transmitting a timer interruption signal to the CPU11 in a discharge control device 10, when this timer interruption signal is not correctly transmitted, a clear signal is not transmitted to a watchdog circuit 16 from the CPU11 so that the CPU11 is reset by a reset signal from the watchdog circuit 16.例文帳に追加

排出制御装置１０に、ＣＰＵ１１にタイマ割り込み信号を送信するタイマ割り込み信号発生回路１５を備えた遊技機において、このタイマ割り込み信号送信が正しく行われていない場合には、ＣＰＵ１１からウォッチドッグ回路１６へのクリア信号送信を行わないようにし、ウォッチドッグ回路１６からのリセット信号でＣＰＵ１１がリセットされるようにした。 - 特許庁

In the power monitoring control circuit, when receiving from a supply voltage monitoring circuit 105 a signal representing an anomaly in the supply voltage of 3.3 V for operating the second control means 102, the first control means 101 outputs to the reset signal generation means 103 a watchdog timer control signal to disable a watchdog timer function and stop outputting reset signals.例文帳に追加

電源監視制御回路は、電源電圧監視回路１０５から第２制御手段１０２を稼働する電源３．３Ｖの電源電圧の異常を示す信号が入力された場合、第１制御手段１０１が、リセット信号生成手段１０３に対して、ウォッチドッグタイマ機能を無効とし、リセット信号を出力しないように制御するウォッチドッグタイマ制御信号を出力することを特徴とする。 - 特許庁

Even if the system is reset by the watchdog timer, a flat is saved normally in the storage means, so the operation can stably be continued in the normal mode.例文帳に追加

もしウォッチドッグタイマーによりリセットがかかった場合にも、上記記憶手段にはフラグが正常に保存されているため、通常モードとして安定して動作を継続することができる。 - 特許庁

If the watchdog timer T is not reset by the clock during the fixed cycle, it is confirmed that there is abnormality at some pat on the way to the I/O equipment.例文帳に追加

ウォッチドッグタイマＴが一定周期の間にそのクロックでリセットされないと、Ｉ／Ｏ機器に至るいずれかの部分で異常があることを確認する。 - 特許庁

When a microcomputer of the communication apparatus is fallen into a nonoperable state due to any fault (S000), a reset signal is outputted from a watchdog timer to the microcomputer (S100).例文帳に追加

通信装置のマイコンが何らかの障害によって動作不能に陥ったとき（Ｓ０００）、ウォッチドッグタイマからリセット信号がマイコンに出力される（Ｓ１００）。 - 特許庁

Thereby, when a watchdog timer 6 is operated due to abnormality of the CPU and the CPU is reset, the relay switch is turned on and power supply to the load is backed up.例文帳に追加

これにより、ＣＰＵの異常によりウォッチドッグタイマ６が作動してＣＰＵがリセットされたときには、リレースイッチがオンして負荷への電源供給がバックアップされる。 - 特許庁

When the watchdog signal WD1 is not input for a predetermined time period, the monitoring microcomputer 40 and the control monitor 52 determine that the control microcomputer 30 has a failure, and reset the control microcomputer 30.例文帳に追加

監視用マイコン４０と制御用監視装置５２とは、ウォッチドッグ信号ＷＤ１が規定時間に渡って入力されない場合、制御用マイコン３０に異常があると判断し、制御用マイコン３０をリセットする。 - 特許庁

When the switch control section 12 detects a software fault, the switch control section 12 stops transmitting the reset signal to the watchdog timer 14.例文帳に追加

切替制御部１２がソフトウェア的な障害を検出すると、切替制御部１２は、ウォッチドッグタイマ１４へのリセット信号の送信を中止する。 - 特許庁

A full-count signal is outputted from a watchdog circuit 2 when a reset signal outputted from the processor 1 is finished and a counted value reaches a threshold value, and received by a logic circuit 3.例文帳に追加

プロセッサ１から出力されるリセット信号がなくなり計数値が閾値に達すると、ウォッチドッグ回路２からフルカウント信号が出力され、このフルカウント信号は論理回路３によって受信される。 - 特許庁

The watchdog timer 66 counts the output stop period of the pulse signal outputted from the microcomputer 60 and outputs a reset signal to the microcomputer 60, when the output stop period reaches a fault discrimination time.例文帳に追加

ウォッチドッグタイマ６６は、マイコン６０が出力するパルス信号の出力停止期間を計時し、出力停止期間が異常判定時間に達すると、マイコン６０に対してリセット信号を出力する。 - 特許庁

A watchdog circuit 5 outputs reset signals D to a CPU 4 and a binary counter 7 when detecting the runaway of the CPU 4 based on an operating signal of the CPU 4.例文帳に追加

ウォッチドック監視回路５は、ＣＰＵ４の動作信号に基づいてＣＰＵ４の暴走を検出すると、リセット信号ＤをＣＰＵ４および２進カウンタ７に出力する。 - 特許庁

A watchdog timer 202 is cleared by a control signal watch_clk204 generated periodically from a CPU, and generates a reset signal 203 for the CPU when the control signal watch_clk204 ceases to come from the CPU.例文帳に追加

ウォッチドッグタイマ２０２は、ＣＰＵから周期的に発生される制御信号watch_clk２０４でクリアされ、ＣＰＵからの当該制御信号watch_clk２０４がとぎれたときにＣＰＵに対するリセット信号２０３を発生する。 - 特許庁

To provide an electronic control device capable of preventing loss of data due to simultaneous generation of writing processing in a memory and a reset processing by a watchdog timer to improve reliability of data conserved in the memory.例文帳に追加

メモリへの書込み処理とウォッチドッグタイマによるリセット処理とが同時に生じることによるデータの喪失を防止し、メモリに保存されるデータの信頼性を向上することができる電子制御装置を提供する。 - 特許庁

The watchdog timer 13 resets clocking of a clock once receiving a timer reset signal from the scanner control part 12 and then clocks the clock again.例文帳に追加

ウオッチドッグタイマ１３は、スキャナ制御部１２からタイマリセット信号を受信するとクロックの計時をリセットし、再度ウオッチドッグタイマ１３はクロックの計時を行う。 - 特許庁

When starting hardware, a watchdog timer 25 monitors whether the test under execution is not abnormally stopped or not, and when the test is abnormally stopped, the hardware is reset and restarted.例文帳に追加

ハードウェアの起動に際して実行中のテストが異常停止していないかどうかをウォッチドッグ・タイマ２５によって監視し、異常停止に際してはハードウェアをリセットして再起動せしめる。 - 特許庁

During the resetting, because the CPU 2 writes eta in an EEPROM 5 prior to the stop of the P-RUN signal, determination as to whether or not the watchdog timer 3 has been reset is made using data written in the EEPROM 5.例文帳に追加

リセット動作時には、ＣＰＵ２は、Ｐ−ＲＵＮ信号の停止前にＥＥＰＲＯＭ５にエータを書き込むので、ウォッチドッグタイマ３がリセット動作をしたかしないかの判定を、ＥＥＰＲＯＭ５に書き込んだデータを用いて判断する。 - 特許庁

When the transmission of the reset signal is stopped, overflow takes place in the watchdog timer 14, which respectively transmits an overflow detection signal to a power supply control section 15 and changeover sections 19a to 19c.例文帳に追加

リセット信号の送信が中止されると、ウォッチドッグタイマ１４にオーバフローが発生し、オーバフロー検出信号が電源制御部１５及び切替部１９ａ−１９ｃにそれぞれ送信される。 - 特許庁

This equipment is composed of a one-chip microcomputer 2, a USB interface 3, reset circuit 4 provided with a voltage monitoring circuit 5, a watchdog timer 6, a USB line monitoring circuit 7, and a key matrix 8.例文帳に追加

ワンチップマイクロコンピュータ２と、ＵＳＢインタフェース３と、電圧監視回路５、ウォッチドッグタイマー６、ＵＳＢライン監視回路７を備えたリセット回路４と、キーマトリックス８とから構成する。 - 特許庁

In a program to be executed immediately after a CPU 1 is power-on reset, when the output of a program run signal B to be output by a diagnostic program to a watchdog timer 2 is stopped, if a reset generation circuit 3 is normal, a reset pulse signal D is output from the reset generation circuit 3.例文帳に追加

ＣＰＵ１がパワーオンリセットした直後に実行されるプログラム内において、診断プログラムがウォッチドッグタイマ２に出力するプログラムラン信号Ｂの出力を停止させることにより、リセット発生回路３が正常であれば、リセット発生回路３からリセットパルス信号Ｄが出力される。 - 特許庁

Clock signals for generating the random number output from a clock signal output circuit provided in the random number circuit are frequency-divided in a frequency divider circuit provided in a monitoring circuit and then input to a reset IC with a watchdog, and when a timer value in a watchdog circuit reaches a final value and timeout comes, abnormality signals are turned to an on state, output and input to the microcomputer for game control.例文帳に追加

また、乱数回路が備えるクロック信号出力回路から出力される乱数生成用のクロック信号を、監視回路が備える分周回路にて分周した後にウォッチドッグ付リセットＩＣに入力し、ウォッチドッグ回路におけるタイマ値が最終値に達してタイムアウトすると、異常信号をオン状態として出力し、遊技制御用マイクロコンピュータに入力させる。 - 特許庁

Furthermore, this semiconductor integrated circuit is provided with a watchdog timer circuit (14) whose inside is periodically reset according to a periodic input for outputting an alarm signal when the periodic input is absent and configured to output a signal acquired by calculating the logical product or the logical sum of the alarm signal outputted from the watchdog timer circuit and the detection signal to the outside.例文帳に追加

さらに、周期的な入力によって内部が周期的にリセットされ、周期的な入力がなくなるとアラーム信号を出力するウォッチドッグタイマ回路（１４）を設け、ウォッチドッグタイマ回路から出力されるアラーム信号と前記検出信号との論理積もしくは論理和をとった信号を外部へ出力するように構成した。 - 特許庁

In a case where a count value of a watchdog timer 60 that resets the count value and starts the counting becomes a limit value or more, when receiving a reset signal from the CPU 68, the watchdog timer 60 outputs a high voltage cutoff signal that cuts off the supply of a high-voltage power supply 50 for applying a bias voltage to a charge generation layer of the radiation image detector 12.例文帳に追加

ＣＰＵ６８からのリセット信号を受信したときにカウント値をリセットしてカウントをスタートさせるウォッチドッグタイマ６０のカウント値が制限値以上となった場合に、ウォッチドッグタイマ６０が、放射線画像検出器１２の電荷発生層へバイアス電圧を印加するための高圧電源５０の電源供給を遮断する高圧電源遮断信号を出力する。 - 特許庁

If a reset content determining means 144 determines that a reset of the processing means 141 is due to a reset signal occurred from the watchdog timer 142, reproducing information saved in the RAM21 is set by a reproducing information setting means 145, and a resume reproducing process is performed by a resume reproducing processing means 146 based on this set reproducing information.例文帳に追加

処理手段１４１のリセットはウォッチドックタイマ１４２から発生したリセット信号によるものであるとリセット内容判定手段１４４により判定されると、ＲＡＭ２１に保存された再生情報が再生情報設定手段１４５により設定され、この設定された再生情報に基づいてレジューム再生処理がレジューム再生処理手段１４６により行われる。 - 特許庁

When the system is rebooted or is reset, a CPU 1 reads out a clear pattern held in a register 7 in a watchdog timer 2 to determine whether it is reset from the system or is reset due to runaway of an executed program and boots the system so as to avoid rebooting of this task.例文帳に追加

ＣＰＵ１はシステムの起動時又はリセットされたときにウォッチドッグタイマー２内のレジスタ７に保持されたクリアパターンを読み出すことによりシステムからのリセットか実行するプログラムの暴走によるリセットかを判定し、暴走したタスクを再起動させないようにシステムの起動処理を行う。 - 特許庁

While an image forming apparatus is in a sleep mode in which it stops the internal clocks of the CPU, a gate circuit 206 keeps the watchdog timer 202 from outputting reset signals in accordance with the inhibit signal inhibit205 output from the CPU.例文帳に追加

画像形成装置が、ＣＰＵの内部クロックを停止させるスリープモードに入っている間、ＣＰＵから出力される抑止信号inhibit２０５にしたがってゲート回路２０６によりウォッチドッグタイマ２０２からのリセット信号の出力を抑止する。 - 特許庁

By repeatedly outputting clear pulses to the watchdog timer circuit until the initial processing performed in a subcontrol part 23 upon the start of dc voltage supply is terminated, a standby processing ST5 which does not shift to subsequent processing is provided in the system reset processing in the main control part.例文帳に追加

直流電圧の供給開始に基づいてサブ制御部２３で実行される初期処理が完了するまで、ウォッチドッグタイマ回路に対して、クリアパルスを繰り返し出力することで、その後の処理に移行しない待機処理ＳＴ５を、主制御部のシステムリセット処理に設けた。 - 特許庁