bump acrossとは 意味・読み方・使い方

A surface acoustic wave filter 21 equipped with the bump 31 is packaged on a packaging substrate having a smaller coefficient of linear expansion than a piezoelectric substrate 23 by flip chip bonding across the bump 31 to suppress thermal expansion and thermal shrinkage of the piezoelectric substrate 23 due to temperature variation by the packaging substrate.例文帳に追加

このようなバンプ３１を備える弾性表面波フィルタ２１を、バンプ３１を介したフリップチップボンディングによって、圧電性基板２３より線膨張係数の小さい実装基板上に実装し、温度変化による圧電性基板２３の熱膨張および熱収縮を実装基板によって抑えるようにする。 - 特許庁

Signal bump regions 21 are distributed vertically across the Vdd line L1 and the Vss line L2 of I/O buffers 31 so that the wiring direction from signal bumps to the I/O buffers 31 are distributed in two directions.例文帳に追加

Ｉ／Ｏバッファ３１のＶｄｄ配線Ｌ１およびＶｓｓ配線Ｌ２をまたいだ上下位置に信号用バンプ領域２１を分散して配置することで、信号用バンプからＩ／Ｏバッファ３１への配線の引き回し方向を２方向に分散させる。 - 特許庁

In a method for inspecting composite substrate body, a desired bump junction 42 and the ground GND1 of a master chip 34 are selectively conducted by using a register 68, and an N-channel MOSFFT 62 and, at the same time, a prescribed voltage is made to be applied across the ground GND1 and the ground GND2 of a sub-chip 36.例文帳に追加

レジスタ６８およびＮチャンネルＭＯＳＦＥＴ６２を用いて所望のバンプ接合部４２と親チップ３４のグランドＧＮＤ１とを選択的に導通状態にするとともに、該グランドＧＮＤ１と子チップ３６のグランドＧＮＤ２との間に所定の電圧が印加されるようにする。 - 特許庁

A part of the metallic wiring 18 is disposed in a region between the pair of compact lands so as to be insulated by the solder resist film 19, and the metallic bump 20 formed on the compact land 17B is connected to the auxiliary land 17C across the upper side of the metallic wiring 18 positioned between the pair of compact lands.例文帳に追加

金属配線１８の一部は、小型ランド対の間の領域において、ソルダレジスト膜１９によって絶縁された状態で配置されており、小型ランド１７Ｂの上に形成された金属バンプ２０は小型ランド対の間に位置する金属配線１８の上側を跨いで補助ランド１７Ｃと接続されている。 - 特許庁

A plurality of bump electrodes 1BB1 where the dimension in the direction across a side of an interposer board 1Bi is longer than that in the direction along the side of it are provided around the perimeter of the rear surface of the interposer board 1Bi where a semiconductor chip constituting a semiconductor device 1 of CSP type is mounted.例文帳に追加

ＣＳＰ型の半導体装置１を構成する半導体チップを実装するインターポーザ基板１Ｂｉの裏面の外周に、インターポーザ基板１Ｂｉの辺に交差する方向の寸法の方が、インターポーザ基板１Ｂｉの辺に沿う方向の寸法よりも長くしたバンプ電極１ＢＢ１を複数配置した。 - 特許庁

The circuit patterns opposing across the respective insulating layers 3 of the build-up board 1 are connected by a stack via 6 to intend an electrical conduction, and the circuit patterns opposing to the build-up board 1 and the both-face flexible board 4 are connected by a bump 11 to intend an electrical conduction between boards of the build-up board 1 and the both-face flexible board 4.例文帳に追加

そして、ビルドアップ基板１の夫々絶縁層３を挟んで対向する回路パターンをスタックビア６によって接続して電気的導通を図り、ビルドアップ基板１と両面フレキシブル基板４の対向する回路パターンをバンプ１１によって接続してビルドアップ基板１と両面フレキシブル基板４の基板間の電気的導通を図った。 - 特許庁

The piezoelectric device is provided with: an element mounting member with a pair of two piezoelectric vibrating element mounting pads provided on its one principal surface; piezoelectric vibrating elements each mounted on the piezoelectric vibrating element mounting pad and provided with an exciting electrode; a cover for air-tightly sealing the piezoelectric vibrating element; and an insulated fulcrum bump provided across neighboring piezoelectric vibrating element mounting pads.例文帳に追加

本発明の圧電デバイスは、２個一対の圧電振動素子搭載パッドが一方の主面に設けられている素子搭載部材と、圧電振動素子搭載パッドに搭載され、励振用電極が設けられている圧電振動素子と、圧電振動素子を気密封止する蓋体と、隣り合う圧電振動素子搭載パッドに跨るように設けられている絶縁性支点用バンプと、を備えていることを特徴とするものである。 - 特許庁