「"P type semiconductor"」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

The floating resistor formed under a state that one end is floated electrically is formed in an isolated insular shape in an n-type semiconductor region 13 formed in a p-type semiconductor substrate 10 as a diffusion resistor 14 composed of a p-type semiconductor.例文帳に追加

一端が電気的に浮いた状態で設けられるフローティング抵抗を、ｐ型半導体からなる拡散抵抗１４として、ｐ型半導体基板１０内に形成されたｎ型半導体領域１３内に孤立した島状に形成する。 - 特許庁

A fluorine capturing agent is added to a fluorotitanium complex ion-containing aq. soln. mixed with the P-type semiconductor component and the composite film consisting of titanium and the P-type semiconductor is precipitated on the substrate immersed in this aq. soln. to produce a composite film having photocatalytic activity.例文帳に追加

p型半導体成分を混合したフルオロチタン錯イオン含有水溶液にフッ素捕捉剤を添加し、この水溶液に浸漬した基板上に、酸化チタン及びp型半導体からなる複合膜を析出させる、光触媒活性を有する複合膜の製造方法。 - 特許庁

Thermoelecric conversion efficiency of the p-type semiconductor element Ph and the n-type semiconductor element Nh becoming one end of the cascade semiconductor element is different from that of the p-type semiconductor element Pc and the n-type semiconductor element Nc becoming the other end.例文帳に追加

カスケード半導体素子の一端となるＰ型半導体素子Ｐｈ及びＮ型半導体素子Ｎｈの熱電変換効率と、他端となるＰ型半導体素子Ｐｃ及びＮ型半導体素子Ｎｃの熱電変換効率とは異なっている。 - 特許庁

A plurality of inside p^+-type semiconductor regions 16 are formed in the scheduled region of a first electrode 11 functioning as a Schottky barrier electrode in the substrate 10 while an outside p^+-type semiconductor region 17 functioning as a guard ring is formed on a part surrounding them.例文帳に追加

基板１０におけるショットキバリア電極として機能する第１の電極１１の形成予定領域に、複数の内側Ｐ^＋型半導体領域１６を形成し、これ等を囲む部分にガードリングとして機能する外側Ｐ^＋型半導体領域１７を形成する。 - 特許庁

A semiconductor light-emitting element includes: an n-type semiconductor layer including a nitride semiconductor whose c plane is a principal plane; a p-type semiconductor layer including a nitride semiconductor; and a light-emitting part provided between the n-type semiconductor layer and the p-type semiconductor layer.例文帳に追加

実施形態によれば、ｃ面を主面とする窒化物半導体を含むｎ形半導体層と、窒化物半導体を含むｐ形半導体層と、ｎ形半導体層とｐ形半導体層との間に設けられた発光部と、を備えた半導体発光素子が提供される。 - 特許庁

In a nitride semiconductor laser element, including an n-type semiconductor layer, an active layer, and a p-type semiconductor layer, a superlattice layer is formed at an almost touching point to at least one side of the n-type active layer and the p-type semiconductor layer sides.例文帳に追加

上記目的を達成するため、本発明のレーザ素子は、ｎ型半導体層と、活性層と、ｐ型半導体層とを有する窒化物半導体レーザ素子において、超格子層が前記活性層のｎ型またはｐ型半導体層側の少なくとも一方にほぼ接して形成されることを特徴とする。 - 特許庁

An electrode plate for connecting the p-type semiconductor element and the n-type semiconductor element alternately in series is interposed between the heat exchange substrates 1, 2 and the cascade semiconductor element, and between the p-type semiconductor element and the n-type semiconductor element of the cascade semiconductor element.例文帳に追加

熱交換基板１，２とカスケード半導体素子との間、カスケード半導体素子のＰ型半導体素子及びＮ型半導体素子との間には、Ｐ型半導体素子及びＮ型半導体素子を交互に直列接続する電極板が介在している。 - 特許庁

The ZnO based compound semiconductor element includes: an n-type semiconductor layer which is doped with nitrogen (N) together with group III elements; a p-type semiconductor layer which is formed over the n-type semiconductor layer; and the active layer formed between the n-type semiconductor layer and the p-type semiconductor layer.例文帳に追加

ＺｎＯ系化合物半導体素子は、ＩＩＩ族元素とともに窒素（Ｎ）がドープされたｎ型半導体層と、前記ｎ型半導体層の上方に形成されたｐ型半導体層と、前記ｎ型半導体層と前記ｐ型半導体層との間に形成された活性層とを含む。 - 特許庁

The active region R1' includes an N-type first diffusion region 48 serving as a source or drain of a transistor, and a P-type second diffusion region 71 having a higher impurity concentration than the P-type semiconductor 52 and supplying a potential to the P-type semiconductor 52.例文帳に追加

アクティブ領域Ｒ１’には、トランジスタのソース又はドレインとなるＮ型の第１の拡散領域４８と、Ｐ型の半導体５２よりも不純物濃度が高く、Ｐ型の半導体５２に電位を供給するためのＰ型の第２の拡散領域７１とが形成されている。 - 特許庁

The semiconductor layer 54 includes a p-type semiconductor region 54A and an n-type semiconductor region 54B, which are arranged to confront each other in a first direction in a laminated face, and an intrinsic semiconductor region 54C formed between the p-type semiconductor region 54A and the n-type semiconductor region 54B.例文帳に追加

半導体層５４は、積層面内において第１の方向に互いに対向するように配置されたｐ型半導体領域５４Ａおよびｎ型半導体領域５４Ｂと、ｐ型半導体領域５４Ａとｎ型半導体領域５４Ｂとの間に形成された真性半導体領域５４Ｃとを含む。 - 特許庁

An interval of a periphery of the p-type semiconductor substrate 10 and the auto dope preventing film 34 in a vicinity of the orientation notch 32 is made larger than an interval of a periphery of the p-type semiconductor substrate 10 and the auto dope preventing film 34 except in a vicinity of the orientation notch 32.例文帳に追加

オリエンテーションノッチ３２の近傍におけるｐ型半導体基板１０の外周とオートドープ防止膜３４との間隔を、オリエンテーションノッチ３２の近傍以外におけるｐ型半導体基板１０の外周とオートドープ防止膜３４との間隔よりも大きくする。 - 特許庁

The element is provided with a p-type semiconductor substrate 1, a p-type well layer 3 formed above the substrate, an n-type photoelectric conversion layer formed within a p-type well layer 3 as a light receiving portion 4, and a floating n-type accumulation layer 2 between the p-type semiconductor substrate and the p-type well layer 3.例文帳に追加

ｐ型半導体基板１とその上部に形成されたｐ型ウエル層３と、ｐ型ウエル層３内に受光部４として形成されたｎ型光電変換層を有し、ｐ型半導体基板１とｐ型ウエル層３との間にフローテイングＮ型蓄積層２を有している。 - 特許庁

After forming the source and drain (n+ type semiconductor regions) of an MISFET, a p-type semiconductor region 10 is formed to suppress the short channel effect and the p-type semiconductor region 10 is formed at a minimum essential region by suppressing an impurity from diffusing due to the heat history of the process.例文帳に追加

ＭＩＳＦＥＴのソース、ドレイン（ｎ^+型半導体領域）を形成した後に、短チャネル効果を抑制するためのｐ型半導体領域１０を形成し、プロセスの熱履歴による不純物の拡散を抑えることによって、必要最小限の領域にｐ型半導体領域１０を形成する。 - 特許庁

Similarly, the p-type semiconductor layers 16a, 16b are connected with an anode bump electrode 11 formed on the second protection film 13, via openings 15a-15d of a first protection film formed on four corners of the p-type semiconductor layers 16a, 16b and positive electrode wiring 14.例文帳に追加

同様にｐ型半導体層１６ａ，１６ｂは、ｐ型半導体層１６ａ，１６ｂの４隅に形成された第１保護膜の開口部１５ａ〜ｄ、正電極配線１４を介して第２保護膜１３上に形成されたアノード用バンプ電極１１と接続している。 - 特許庁

A p^++-type source region 40 much higher in impurity concentration than a p-type semiconductor substrate 10 is provided on the surface of the p-type semiconductor substrate 10 so as to bring, at least, a part of its side face into contact with an n^--type extended drain region 20.例文帳に追加

Ｐ型半導体基板１０の表層部に、Ｐ型半導体基板１０よりも十分に高い不純物濃度で形成されたＰ^++型ソース領域４０は、少なくともその側面の一部でＮ^-型延長ドレイン領域２０と接するように形成されている。 - 特許庁

In the semiconductor layer constituting the percutaneous treatment member layer 10, N type or P type or both N type and P type semiconductor powder is mixed in an adhesive or the like, and a P type semiconductor layer 3, an N type semiconductor layer 5 or the semiconductor layer of mixed N type and P type are stacked.例文帳に追加

経皮治療部材層１０を構成する半導体層は、接着剤等にＮ型またはＰ型または両者混合の半導体パウダーを混入させ、Ｐ型半導体層３、Ｎ型半導体層５、またはＮ型とＰ型とを混合させた半導体層としてこれらを積層する。 - 特許庁

A field-effect transistor is arranged on the photoelectric conversion layer by forming a p-type semiconductor layer 2 on a transparent substrate 1, forming an n-type well 3 on the p-type semiconductor layer 2, forming a p-type well 4 on the n-type well 3, and forming the field-effect transistor on the p-type well 4.例文帳に追加

透明基板１にＰ型半導体層２を形成し、Ｐ型半導体層２にＮ型ウェル３を形成し、Ｎ型ウェル３にＰ型ウェル４を形成し、Ｐ型ウェル４に電界効果型トランジスタを形成することにより、光電変換層上に電界効果型トランジスタを配置する。 - 特許庁

Since the insulating region serves as a barrier layer of holes injected to the n-type semiconductor layer from the p++ type semiconductor layer, even if impurity concentration of the p++ type semiconductor layer is high and its thickness is thick, the amount of holes injected into the n-type semiconductor layer can be controlled (suppressed).例文帳に追加

絶縁領域がｐ＋＋型半導体層からｎ−型半導体層に注入されるホールのバリア層となるので、ｐ＋＋型半導体層の不純物濃度が高く厚みが厚い場合でも、ｎ−型半導体層中のホール注入量を制御（抑制）可能となる。 - 特許庁

In the element, two electrode layers are both constituted of an n-type semiconductor or a p-type semiconductor and light is emitted by injecting a hole (when an electrode is constituted of an n-type semiconductor) or an electron (when an electrode is constituted of a p-type semiconductor) inside an active layer by Zener tunneling effect.例文帳に追加

２つの電極層がいずれもｎ型半導体又はｐ型半導体から構成され、ツェナートンネル効果（バンド間トンネル効果）によって活性層内に正孔（ｎ型半導体により電極が構成される場合）又は電子（ｐ型により電極が構成される場合）を注入し発光する素子。 - 特許庁

The semiconductor material is preferably a laminated composite body of an n-type semiconductor film 12 and a p-type semiconductor film 11, or a laminated composite body obtained by laminating the p-type semiconductor films 11 on front and back surfaces of the n-type semiconductor film 12, and the shape can be a granule, a film, a water-permeable porous material or the like.例文帳に追加

半導体材料は、ｎ形半導体膜とｐ形半導体膜とを積層した複合体、ｎ形半導体膜の表裏面にｐ型半導体膜を積層した複合体が好ましく、形状は粒状物、膜状物、透水性多孔質物等であってよい。 - 特許庁

A p+ type semiconductor region 13p2 is isolated from an n+ type semiconductor region 13n2 by an element isolating groove 6, and a cobalt silicide film 15 is formed on the surface of a gate electrode 10, p+ type semiconductor regions 13p1 and 13p2, and n+ type semiconductor regions 13n1-13n3.例文帳に追加

ｐ^+型半導体領域１３ｐ２とｎ^+型半導体領域１３ｎ２とを素子分離溝６によって隔て、ゲート電極１０の表面、ｐ^+型半導体領域１３ｐ１，１３ｐ２の表面、およびｎ^+型半導体領域１３ｎ１〜１３ｎ３の表面にコバルトシリサイド膜１５を形成する。 - 特許庁

Before formation of the tunnel junction layer, the active layer 47 is heat-treated at a temperature higher than 600°C and lower than 750°C to form the p-type semiconductor layer 51 and then the p-type semiconductor layer is heat-treated at a temperature higher than 500°C and lower than 600°C.例文帳に追加

この際、トンネル接合層を形成する前に活性層４７を、６００℃より高く７５０℃未満の温度で熱処理し、ｐ型半導体層５１を形成した後にｐ型半導体層を５００℃より高く６００℃未満の温度で熱処理する。 - 特許庁

An n-channel FET 3 comprises: the high-concentration n-type semiconductor layers 22 forming source/drain; the high-concentration p-type semiconductor layer 33 forming a gate; a low-concentration n-type semiconductor layer 21 under the high-concentration p-type semiconductor layer 33; the first electrode layer 41; and the second electrode layers 42.例文帳に追加

ｎチャネルＦＥＴ３は、ソース／ドレインを形成する高濃度ｎ型半導体層２２と、ゲートを形成する高濃度ｐ型半導体層３３と、その下方に形成された低濃度ｎ型半導体層２１と、第１電極層４２と、第２電極層４２とを備える。 - 特許庁

Bond strength is increased when the ratio of "the total length of a plurality of parts where the interconnector 140 is in contact with the P type semiconductor film 150 on the borderline" to "the length of a line (borderline) corresponding to the interface of the interconnector 140 and the P type semiconductor film 150 in the section including them" is 21-75%.例文帳に追加

「インターコネクタ１４０とＰ型半導体膜１５０とを含む断面における両者の界面に対応する線（境界線）の長さ」に対する「境界線上において両者が接触している複数の部分の長さの合計」の割合（接合率）が２１〜７５％であると、接合強度が大きくなる。 - 特許庁

The high resistance layer contacts the p-type semiconductor layer and covers the p-side electrode on the first main surface, includes a portion overlapping with the n-side electrode outside the p-side electrode in a planar view, and is formed of metal having a higher contact resistance to the p-type semiconductor layer than to the p-side electrode.例文帳に追加

高抵抗層は、第１主面上でｐ型半導体層に接しｐ側電極を覆い、平面視においてｐ側電極の外側でｎ側電極と重なる部分を有し、ｐ型半導体層との接触抵抗がｐ側電極よりも高く金属である。 - 特許庁

The barrier conductor 8 on the bottom of a plug 11b is in contact with the n^--type semiconductor region 2 and the p^+-type semiconductor region 5 for connection with the p^+-type semiconductor region 5 in ohmic manner, and then Schottky junction is formed between the barrier conductor film and the n^--type semiconductor region 2.例文帳に追加

プラグ部１１ｂの底部のバリア導体膜８は、ｎ^−型半導体領域２とｐ^＋型半導体領域５の両者に接し、ｐ^＋型半導体領域５とオーミック接続するが、ｎ^−型半導体領域２との間にショットキ接合が形成されている。 - 特許庁

A portion 18A of the p-type semiconductor region 14A, which is opposed to the n-type semiconductor region 14B, and a portion 18B of the n-type semiconductor region 14B, which is opposed to the p-type semiconductor region 14A, are formed in recessed and projecting shapes alternately.例文帳に追加

ｐ型半導体領域１４Ａのうちｎ型半導体領域１４Ｂとの対向部分１８Ａおよびｎ型半導体領域１４Ｂのうちｐ型半導体領域１４Ａとの対向部分１８Ｂの双方が互い違いに凹凸形状となっている。 - 特許庁

The semiconductor light emitting element has a laminate structure including n-type semiconductor layers 102 and 103, p-type semiconductor layers 110 and 111, and an active layer 105 interposed between those n-type semiconductor layers 102 and 103 and p-type semiconductor layers 110 and 111.例文帳に追加

半導体発光素子は、ｎ型半導体層１０２，１０３と、ｐ型半導体層１１０，１１１と、これらｎ型半導体層１０２，１０３とｐ型半導体層１１０，１１１との間に介在する活性層１０５とを含む積層構造を有する。 - 特許庁

In NMISQN, an n-type semiconductor layer 5 is formed on the surface layer of the p-type semiconductor layer 2a under a gate electrode 8B, and in PMISQP, a p-type semiconductor layer 6 is formed on the n-type semiconductor layer 2b under a gate electrode 8C to form a buried channel.例文帳に追加

ＮＭＩＳＱＮにおいては、ゲート電極８Ｂの直下のＰ型半導体層２ａの表層にＮ型半導体層５を形成し、ＰＭＩＳＱＰにおいては、ゲート電極８Ｃの直下のＮ型半導体層２ｂにＰ型半導体層６を形成することで埋込チャネルが形成されるようにした。 - 特許庁

The semiconductor substrate 20 has a p-type semiconductor substrate 11, an insulation film 12, an n^--type semiconductor region 13 formed on the film 12, an n^+-type semiconductor region 14, and a p^+-type semiconductor region 15 opposite to the n^+-type semiconductor region 14 through the n^--type semiconductor region 13.例文帳に追加

半導体基体２０は、Ｐ型半導体基板１１と、絶縁膜１２と、絶縁膜１２上に形成されたＮ^−型半導体領域１３と、Ｎ^＋型半導体領域１４と、Ｎ^−型半導体領域１３を介してＮ^＋型半導体領域１４と対向するＰ^＋型半導体領域１５とを有する。 - 特許庁

An altered region 20 is formed by irradiation with laser light La focused on a condensing point F on a predetermined position between the reverse surface 3b and the p-type semiconductor regions 7 to be inside a depletion layer 19 spreading from the pn junction 11 between the semiconductor substrate 3 and p-type semiconductor region 7.例文帳に追加

改質領域２０は、裏面３ｂとｐ型半導体領域７との間の所定位置に集光点Ｆを合わせてレーザ光Ｌａを照射することによって形成されており、半導体基板３とｐ型半導体領域７とのｐｎ接合１１から広がる空乏層１９の内部に形成されている。 - 特許庁

The embedded layer 15 is made of a non-doped semiconductor material, a p-type semiconductor material with lower p-type impurity concentration than the p-type semiconductor layer 5 or an n-type semiconductor material with n-type impurity concentration of 1×10^17 cm^-3 or less.例文帳に追加

埋め込み層１５は、ノンドープの半導体材料、ｐ型半導体層５よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０^１７ｃｍ^−３以下のｎ型半導体材料からなることを特徴とする。 - 特許庁

The high concentration diffusion area 13 keeps an approximately equal distance from the p-type semiconductor region 14 as if it surrounds the p-type semiconductor region 14, and has a first high concentration diffusion regions 13a to a sixth 13f that are respectively formed by keeping the equal distance.例文帳に追加

高濃度拡散領域１３は、Ｐ型半導体領域１４を囲むようにＰ型半導体領域１４からほぼ均等な距離だけ離間し、且つそれぞれ離間して形成された第１の高濃度拡散領域１３ａ〜第６の高濃度拡散領域１３ｆを備える。 - 特許庁

An n-type semiconductor region 12 and a p-type semiconductor region 13 are provided on a semi-insulating GaAs substrate 11 and an n-type ohmic electrode 14 is provided on the n-type semiconductor region 12, while a p-type ohmic electrode 15 is provided on the p-type semiconductor region 13.例文帳に追加

半絶縁性ＧａＡｓ基板１１上にｎ型半導体領域１２とｐ型半導体領域１３を設け、ｎ型半導体領域１２上にｎ型オーミック電極１４を設け、ｐ型半導体領域１３上にｐ型オーミック電極１５を設けている。 - 特許庁

Subsequent wet etching removes a damaged layer in an inner wall of the mesa groove 8 caused by the preceding etching and transforms the mesa groove 8 in a region close to a surface of the P-type semiconductor layer 3 so that a width of the mesa groove 8 increases toward the surface of the P-type semiconductor layer 3.例文帳に追加

その後、前記エッチングにより生じたメサ溝８の内壁のダメージ層を、ウェットエッチングにより除去すると共に、Ｐ型半導体層３の表面に近い領域において、Ｐ型半導体層３の表面に近づくに従って幅が大きくなるようにメサ溝８を加工する。 - 特許庁

After that, a mesa groove 8 is formed by etching the P-type semiconductor layer 3, a PN junction JC, the N-type semiconductor layer 2 and a partial thickness of the semiconductor substrate 1 so that a width of the mesa groove grows from a surface of the P-type semiconductor layer 3 toward the semiconductor substrate 1.例文帳に追加

その後、Ｐ型半導体層３の表面から、ＰＮ接合部ＪＣ、Ｎ−型半導体層２、半導体基板１の厚さ方向の途中にかけてエッチングし、半導体基板１に近づくに従って幅が大きくなるメサ溝８を形成する。 - 特許庁

The light emitting element has at least electrode layers 2 and 6, a light emitting layer 5, and a p-type semiconductor layer 3 on a substrate 1, and is characterized in having an intermediate layer 4, containing at least one kind of element selected from the fourth to fifth groups of the periodic table, between the light emitting layer 5 and p-type semiconductor layer 3.例文帳に追加

基板１上に、少なくとも電極層２，６と、発光層５と、ｐ型半導体層３を有し、発光層５とｐ型半導体層３との間に、周期律表の第４族〜第６族から選ばれる少なくとも１種の元素を含有する中間層４を有することを特徴とする。 - 特許庁

The semiconductor light emitting device further has an insulating film 170 located above a part of the p-type semiconductor layer in a non-exposed portion 101 and a transparent conductive film 160 located above the substantially whole part of the p-type semiconductor layer in the non-exposed portion 101 so as to cover the insulating film 170.例文帳に追加

また、非露出部１０１においてｐ型半導体層の一部の上方に位置している絶縁膜１７０と、絶縁膜１７０を覆うように非露出部１０１におけるｐ型半導体層の略全体の上方に位置している透明導電膜１６０とを備えている。 - 特許庁

After polishing the p-type semiconductor layer 14 with the insulation film 13 as a polishing stopper, a part of the insulation film 13 is removed to be the mask, a second alignment mark 3 is formed, and the p-type semiconductor layer 14 is etched back by the degree of the part of the thickness of the insulation film 13.例文帳に追加

絶縁膜１３を研磨ストッパとしてｐ型半導体層１４を研磨した後、絶縁膜１３の一部を除去してマスクとし、第２のアライメントマーク３を形成するとともに、絶縁膜１３の厚さ分程度、ｐ型半導体層１４をエッチバックする。 - 特許庁

When a bias voltage is applied to the electrode layer 105 in the positive direction, a band on an interface between the p-type semiconductor layer 103 and the insulating layer 104 is distorted, so as to make the bottom of the band equal to or lower than Fermi energy on the p-type semiconductor layer 103 side and to form a population inversion layer.例文帳に追加

電極層１０５に正の方向にバイアス電圧を印加すると、ｐ型半導体層１０３と絶縁層１０４との界面のバンドが歪み、ｐ型半導体層１０３の側でバンドの底がフェルミエネルギー以下となり反転分布層が形成される。 - 特許庁

Only silicon tetrachloride is used for an etching gas when a cathode is formed on a n-type semiconductor layer by removing a part of a light emitting layer and a p-type semiconductor layer in reactive-ion etching process after the n-type semiconductor layer, light emitting layer and p-type semiconductor layer are sequentially laminated on a substrate.例文帳に追加

基板上にｎ型半導体層、発光層及びｐ型半導体層をこの順序で積層した後、発光層およびｐ型半導体層の一部を反応性イオンエッチング法により除去してｎ型半導体層上に負極を形成する際に、エッチングガスに四塩化珪素のみを用いる。 - 特許庁

The semiconductor material is preferably a laminated composite body of an n-type semiconductor film and a p-type semiconductor film, or a laminated composite body obtained by laminating the p-type semiconductor films on the surface and the back surface of the n-type semiconductor film, and its shape can be a granule, a film, a water-permeable porous material or the like.例文帳に追加

半導体材料は、ｎ形半導体膜とｐ形半導体膜とを積層した複合体、ｎ形半導体膜の表裏面にｐ型半導体膜を積層した複合体が好ましく、形状は粒状物、膜状物、透水性多孔質物等であってよい。 - 特許庁

An electronic device comprises: electrically conductive p-type semiconductor layers (4, 6); an electrically isolated semiconductor layer (10) formed on the p-type semiconductor layers (4, 6); and at least one further transistor layer (12, 14, 16, 18, 20, 22) formed on the electrically isolated semiconductor layer (10).例文帳に追加

電子装置は、導電性のｐ型半導体層（４、６）と、ｐ型半導体層（４、６）上に形成された電気絶縁性半導体層（１０）と、電気絶縁性半導体層（１０）上に形成された、少なくとも１層のさらなるトランジスタ層（１２；１４；１６；１８；２０；２２）を備える。 - 特許庁

A p-type buffer layer 12, a p-type semiconductor layer 14, an n-type semiconductor layer 16, a p-type semiconductor layer 18, an n-type semiconductor layer 20, and an n-type semiconductor layer 30 serving as a light absorbing layer are successively laminated on a p-type substrate 10 to form a pnpn structure.例文帳に追加

ｐ形基板１０上に、ｐ形バッファ層１２，ｐ形半導体層１４，ｎ形半導体層１６，ｐ形半導体層１８，ｎ形半導体層２０、光吸収層であるｎ形半導体層を順次積層し、ｐｎｐｎ構造を作る。 - 特許庁

An n^--type semiconductor region 2 is formed on a p-type semiconductor substrate 1, and an n^+-type semiconductor region 4 with high impurity concentration is formed in the n^--type semiconductor region 2, and then a p^+-type semiconductor region 5 with high impurity concentration is formed in the vicinity of the n^--type semiconductor region 2 in two dimensional manner.例文帳に追加

ｐ型の半導体基板１にｎ^−型半導体領域２が形成され、高不純物濃度のｎ^＋型半導体領域４がｎ^−型半導体領域２内に形成され、ｎ^−型半導体領域２の平面的に周囲の位置に高不純物濃度のｐ^＋型半導体領域５が形成されている。 - 特許庁