「"master processor"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

After initialization, a master processor 1 takes compressed master processor operation information stored in an external recording device 3 into an individual memory 12 in the processor itself, stores it in a designated area and decompresses this master processor operation information by using a decompressing function 11.例文帳に追加

主プロセッサ１は初期設定後、外部記録装置３に格納されている圧縮された主プロセッサ運転情報を自装置内の個別メモリ１２に取込んで指定エリアに格納し、その主プロセッサ運転情報を圧縮解凍機能１１によって解凍する。 - 特許庁

To reduce a processing load in a master processor such as a DSP and a CPU, in a signal processor.例文帳に追加

信号処理装置におけるＤＳＰやＣＰＵなどのマスタプロセッサの処理負荷を軽減する。 - 特許庁

The master processor 13 receives the integration result signal to determine the task start status.例文帳に追加

そして、マスタープロセッサー１３が、この積分結果信号を受信し、タスク起動状態を判断する。 - 特許庁

A master processor 10 distributes this interface IP address and routing information to slave processors 11 and 12.例文帳に追加

マスタプロセッサ１０が、このインターフェイスＩＰアドレスとルーティング情報をスレーブプロセッサ１１，１２に配信する。 - 特許庁

A sharing memory 10 used in common between a master processor and a co-processor core includes buffers B0, B1.例文帳に追加

親プロセッサとコプロセッサコアとの間で共有される共有メモリ１０は、バッファＢ０およびＢ１を含む。 - 特許庁

To provide a processor system and a communication device that enable a master processor to obtain the status of a slave processor.例文帳に追加

マスタープロセッサーがスレーブプロセッサーの状態を知ることが可能なプロセッサーシステム及び通信装置を提供すること。 - 特許庁

The slave processors 3 to 5 refer to the input/output resources and parallel synchronism semaphore that the master processor 2 controls.例文帳に追加

スレーブプロセッサ３〜５は、マスタープロセッサ２が管理する入出力資源及び並列同期セマフォを参照する。 - 特許庁

A resource using state and data collection of performance or the like in the master processor 3 are fed back in the compiler 2.例文帳に追加

マスタプロセッサ３でのリソース使用状況及びパフォーマンス等のデータ収集がコンパイラ２にフィードバックされる。 - 特許庁

The reset circuit 26 is characterized by setting the microprocessor 21 of the slave processor 2 as a stopped state by a 'download mode' of a mode setting strap 17 of the master processor 1 and downloading a program from the master processor 1 to the memory 23.例文帳に追加

このリセット回路２６は、マスタプロセッサ１のモード設定ストラップ１７の「ダウンロードモード」によりスレーブプロセッサ２のマイクロプロセッサ２１を停止状態とし、マスタプロセッサ１からのプログラムをメモリ２３にダウンロードすることを特徴とする。 - 特許庁

The processor (428) can be connected to a master processor (440) to send a wireless function set select signal as well.例文帳に追加

プロセッサ（４２８）をマスタ・プロセッサ（４４０）に結合し、無線機能集合選択信号を送るようにすることもできる。 - 特許庁

A master processor (30) receives the data transmission, and it controls the inspection of the system by transmitting a command to each slave processor.例文帳に追加

マスタープロセッサ（３０）が、データ伝送を受信し、各スレーブプロセッサにコマンドを送信することによりシステムの検査を制御する。 - 特許庁

A master processor is selected within each SMP, and the other processors in the SMP are designated as NUMA slave processors.例文帳に追加

マスタ・プロセッサが各ＳＭＰ内部で選択され、ＳＭＰ内のその他のプロセッサはＮＵＭＡスレーブ・プロセッサに指定される。 - 特許庁

The present invention relates to a slave device 34 adapted to couple to a master processor 32 and including an error handler 38 and a communication controller 36.例文帳に追加

エラーハンドラ３８と通信コントローラ３６とを備え、マスタープロセッサ３２に結合するように適応されたスレーブ装置３４。 - 特許庁

The master processor down-loads the microcode data from the processor having the ID, and stores the microcode data in the data storing parts of all the processors.例文帳に追加

マスタープロセッサは、このＩＤを有するプロセッサから、マイクロコードデータをダウンロードし、すべてのプロセッサのデータ格納部に格納する。 - 特許庁

The buffer assigning data BN is stored in a control register allocated to a specified address and rewritten softwarewisely by the master processor.例文帳に追加

バッファ指定データＢＮは、特定アドレスに割り付けられた制御レジスタに格納されて、親プロセッサによってソフトウェア的に書換えられる。 - 特許庁

A NUMA master processor is then chosen from the SMP master processors, and the other SMP master processors are designated as NUMA slave processors.例文帳に追加

次に、ＮＵＭＡマスタ・プロセッサがＳＭＰマスタ・プロセッサから選択され、その他のＳＭＰマスタ・プロセッサがＮＵＭＡスレーブ・プロセッサに指定される。 - 特許庁

This initialization method for executing initialization of the processor in a system for carrying out communication between a master processor and a slave processor is provided.例文帳に追加

マスタープロセッサとスレーブプロセッサとの間で通信を行うシステムにおいてプロセッサの初期化を行う初期化方法が提供される。 - 特許庁

The communication processor functions as the master processor by accessing a peripheral bus of the device by use of a memory interface of the communication processor.例文帳に追加

通信プロセッサーは、通信プロセッサーのメモリインターフェースを用いて装置の周辺バスをアクセスすることによりマスタプロセッサーとして機能する。 - 特許庁

A compiler 2 compiles a source program 1 to an execution program and executes the program using a master processor 3 having various resources as much as possible.例文帳に追加

コンパイラ２は、原始プログラム１を実行プログラムにコンパイルし、可能な限りの各種リソースが搭載されたマスタプロセッサ３を使用して、実行する。 - 特許庁

When the slave processors are placed into the non-transactional mode, the operating frequency in the system core logic is changed to other operating frequency by a master processor.例文帳に追加

スレーブ・プロセッサが非トランザクション・モードに切り替えられると、マスタ・プロセッサによってシステム・コア・ロジックにおける動作周波数が別の動作周波数に変更される。 - 特許庁

The integration circuit 12 converts the received task start status signal by integration, and sends the integration result signal to the master processor 13.例文帳に追加

積分回路１２は、受信したタスク起動状態信号を積分により変換し、これを積分結果信号としてマスタープロセッサー１３に送信する。 - 特許庁

The communication device comprises, a so-called master/slave configuration including a slave processor 11, an integration circuit 12 and a master processor 13.例文帳に追加

本発明にかかる通信装置は、スレーブプロセッサー１１、積分回路１２及びマスタープロセッサー１３を備えた、いわゆるマスター／スレーブ構成の通信装置である。 - 特許庁

To provide a program download system of plural processor systems capable of promptly downloading a program from a master processor to a local nonvolatile memory of a slave processor.例文帳に追加

マスタプロセッサからスレーブプロセッサのローカルな不揮発性メモリへ迅速にプログラムをダウンロードすることができる複数プロセッサシステムのプログラムダウンロード方式を提供する。 - 特許庁

Serially interconnected buses form a daisy chain among plural processors and inside the serial chain, data are transferred from a master processor(MP) to a slave processor(SP).例文帳に追加

直列相互接続バスが、複数のプロセッサ間をデイジーチェーンし、直列連鎖内において、マスタプロセッサ（ＭＰ）からスレーブプロセッサ（ＳＰ）へデータを転送している。 - 特許庁

When downloading is carried out, since the memory of a master processor 206 is switched to a downloading memory 218 so as to be transmitted to the downloading memory 218 as batch downloading data corresponding to all processors, a time for transmission can be made short and a time for accessing a host computer 204 and the master processor 206 can be reduced.例文帳に追加

ダウンロードする場合に、マスタプロセッサ２０６のメモリをダウンロード用メモリ２１８に切り換え、全てのプロセッサに対応する一括ダウンロードデータとして、ダウンロード用メモリ２１８に送信するようにしたため、送信時間が短くて済み、ホストコンピュータ２０４とマスタプロセッサ２０６とのアクセス時間を短縮することができる。 - 特許庁

An access control part 11 makes the each one of the buffers B0, B1 access the each one of the master processor and the co-processor exclusively in response to buffer assigning data BN.例文帳に追加

アクセス制御部１１は、バッファ指定データＢＮに応じて、バッファＢ０およびＢ１の一方ずつを、親プロセッサおよびコプロセッサコアの一方ずつと排他的にアクセスさせる。 - 特許庁

The communication controller is configured to communicate with the master processor according to a master/slave protocol, and configured to maintain the master/slave protocol during performance of the selected error recovery operation by the error handler.例文帳に追加

通信コントローラは、マスター／スレーブプロトコルに従ってマスタープロセッサと通信し、エラーハンドラが選択したエラー回復操作を実行している間にマスター／スレーブプロトコルを維持する。 - 特許庁

To provide an application developing device capable of developing a program acting on a master processor, and a program acting on a coprocessor in one development environment.例文帳に追加

１つの開発環境で、親プロセッサ上で動作するプログラムとコプロセッサ上で動作するプログラムとを開発することができるアプリケーション開発装置を提供すること。 - 特許庁

A master processor 10a is made to perform the program file (a), and slave processors 10b, 10c, and 10d are made to load the program files b, c, and d in parallel in response to this performance.例文帳に追加

マスタープロセッサ１０ａにプログラムファイルａを実行させ、この実行に応答して、スレーブプロセッサ１０ｂ、１０ｃ、１０ｄにプログラムファイルｂ、ｃ、ｄを並列にロードさせる。 - 特許庁

This system comprises a slave processor 2 of SPI communication, a master processor 2 of SPI communication, an SPI cable 5 for connecting both the processors, and an SCI cable 4 for connecting both the processors.例文帳に追加

本システムは、ＳＰＩ通信のスレーブプロセッサ２、ＳＰＩ通信のマスタプロセッサ２、両プロセッサをつなぐＳＰＩケーブル５、両プロセッサの間をつなぐＳＣＩケーブル４、を有する。 - 特許庁

The master processor 2 or the slave processor 3 to which the interrupt request signals IRQ1, IRQ2 are input performs the operation of reading the data stored in the shared memory 6.例文帳に追加

割り込み要求信号ＩＲＱ１，ＩＲＱ２が入力されたマスタプロセッサ２、あるいはスレーブプロセッサ３は、共用メモリ６に格納されたデータの読み出し動作を行う。 - 特許庁

As the result of the revision result, a processor ID having the microcode data of the newest version is stored in an ID storing part 121 of the master processor (processor 101).例文帳に追加

このレビジョン比較の結果、マスタープロセッサ（プロセッサ１０１）のＩＤ格納部１２１に、一番新しいバージョンのマイクロコードデータを有するプロセッサのＩＤを、格納する。 - 特許庁

When the processors perform processings in parallel, the master processor 2 controls the input/output resources and controls a parallel synchronism semaphore for synchronizing slave processors 3 to 5.例文帳に追加

複数のプロセッサが処理を並列に実行する場合、マスタープロセッサ２は、入出力資源を管理すると共に、スレーブプロセッサ３〜５との同期をとるための並列同期セマフォを管理する。 - 特許庁

The slave processor 2 has a command communication part 220 for transmitting a communication request command for requesting at least one of transmission and receiving of data to the master processor 3 through the SCI cable 4, and the master processor 3 has a data communication part 310 for starting communication with the slave processor according to the communication request command from the slave processor 3 and transmitting and receiving data through the SPI cable 5.例文帳に追加

スレーブプロセッサ２は、データの送信及び受信のうち少なくとも一方を要求する通信要求コマンドを、ＳＣＩケーブル４を介してマスタプロセッサ３に送信するコマンド通信部２２０を有し、マスタプロセッサ３は、スレーブプロセッサ２からの通信要求コマンドに応じて、スレーブプロセッサとの通信を開始し、ＳＰＩケーブル５を介してデータを送受信するデータ通信部３１０を有する。 - 特許庁

When the TLBI is received and an entry of a master processor in the TLB is disabled, a processor starts the TLBI protocol and it leads TLBI handling similar to a local barrier instruction.例文帳に追加

ＴＬＢＩが受け取られてマスタ・プロセッサのＴＬＢ内のエントリが無効化されるとき、プロセッサは、ＴＬＢＩプロトコルを起動して、それがローカル・バリア・インストラクションに類似したＴＬＢＩのハンドリングをもたらす。 - 特許庁

Data storage areas of slave processors 119 to 149 are secured by adding ineffective areas so that the data area of a master processor 109 is equal in deviation from a DMA transfer unit border to the data areas of the slave processors 119 to 149.例文帳に追加

ＤＭＡ転送単位境界からのずれが、マスタプロセッサのデータ領域とスレーブプロセッサのデータ領域で等しくなるように、無効領域を付加してスレーブプロセッサのデータ領域を確保する。 - 特許庁

A master processor (processor 101) operates the revision comparison of microcode data stored in data storage parts 111, 112, 113, 114,...11n for processors 102, 103, 104,...10n in a computer system.例文帳に追加

マスタープロセッサ（プロセッサ１０１）は、コンピュータシステム内のプロセッサ１０２、１０３、１０４．．．．１０ｎに対して、それぞれデータ格納部１１１、１１２、１１３、１１４．．．．１１ｎに格納されたマイクロコードデータのレビジョン比較を行う。 - 特許庁

A serial transmitting/receiving means 3 transmits and receives serial data to/from a master processor and outputs an initialization signal to a control processor 4 when receiving serial data initializing the slave processor 2.例文帳に追加

シリアル送受信手段３は、マスタ処理装置からのシリアルデータを送受信し、スレーブ処理装置２を初期化するシリアルデータを受信した場合に制御処理装置４に初期化信号を出力する。 - 特許庁

A configuration is provided for carrying out hardware initialization of the slave processor 2 by outputting the initialization signal from the serial sending/receiving means on the basis of the initialization command from the master processor 1.例文帳に追加

マスタ処理装置１からの初期化の指令に基づきシリアル送受信手段から初期化信号を出力させることによりスレーブ処理装置２をハード的に初期化を行う構成とする。 - 特許庁

To easily and economically connect an external application processor which is in compliance with various data communication procedures to a master processor in a data communication controller and an exchange provided with the controller.例文帳に追加

データ通信制御装置及び該装置を備える交換機に関し、主プロセッサ装置に対して様々なデータ通信手順に従う外部のアプリケーションプロセッサ装置を容易かつ経済的に接続可能なことを課題とする。 - 特許庁

To provide an information processing system which causes a slave processor (hereinafter referred to as SP) operate based on execution priorities of a task in a master processor (hereinafter referred to as MP) and can contribute in suppression of a device scale and device cost of an embedded system.例文帳に追加

マスタ・プロセッサ（以下、ＭＰ）におけるタスクの実行優先度に則してスレーブ・プロセッサ（以下、ＳＰ）を動作させ、かつ、組み込みシステムの装置規模及び装置コストの抑制に寄与可能な情報処理システムを提供する。 - 特許庁

The master processor sets whether the initialization program is stored in a local memory (6) or in an external memory (9) based on the kind of the reset signal, and the slave processor reads the initialization program from the selected local memory or external memory.例文帳に追加

マスタープロセッサが、リセット信号の種類に基づいて、初期化プログラムがローカルメモリ（６）又は外部メモリ（９）の何れにあるかを設定し、スレーブプロセッサは、選択されたローカルメモリ又は外部メモリから初期化プログラムを読み出す。 - 特許庁

Plural commands from the master processor(MP) 11 to the DMA controller or each processor element(PE) can be collectively issued, and the next command can be issued without waiting for a response to the preceding command.例文帳に追加

マスタプロセッサ（ＭＰ）１１からＤＭＡコントローラや各プロセッサエレメント（ＰＥ）へのコマンドは複数まとめて発行することができ、先に送ったコマンドに対する応答を待たずに次のコマンドを発行することができる。 - 特許庁

The transmission side master processor 25 transmits the communication suppression information to respective relay processors 21, 22 and 23, and the relay processors 21, 22 and 23 decide a transmission schedule based on the received communication suppression information.例文帳に追加

送信側マスタプロセッサ２５は、それぞれの中継プロセッサ２１，２２，２３宛に、通信抑制情報を送信し、中継プロセッサ２１，２２，２３は、受信した通信抑制情報に基づいて送信スケジュールを決定する。 - 特許庁

In a system for performing communication between a master processor and a slave processor, an initialization method is provided for performing software-like second initializing processing using an initialization program after performing first initializing processing responding to a reset signal.例文帳に追加

マスタープロセッサとスレーブプロセッサとの間で通信を行うシステムにおいて、リセット信号に応じて、第１の初期化処理を行った後で初期化プログラムを使用してソフトウェア的な第２の初期化処理を行う初期化方法が提供される。 - 特許庁