「"memory controller"」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

A data adding circuit of the memory controller adds mask data to the first program data and it generates a second program data with a size equivalent to the size of the page buffer.例文帳に追加

メモリコントローラのデータ付加回路は、第１プログラムデータにマスクデータを付加して、ページバッファのサイズに等しい第２プログラムデータを生成する。 - 特許庁

The memory controller 1 generates a control signal for turning on/off each termination resistor individually, and outputs it to a memory device to be controlled.例文帳に追加

また、メモリコントローラ１は、各終端抵抗を個別にオン・オフするための制御信号を生成し、制御対象となるメモリデバイスに出力する。 - 特許庁

A memory controller 111 writes SO data received from an SO data reader-writer 100 in an EEPROM 13 according to a write address.例文帳に追加

記憶制御部１１１はＳＯデータ読み書き装置１００から受信したＳＯデータを書き込みアドレスに従ってＥＥＰＲＯＭ１３へ書き込む。 - 特許庁

To provide a storage device control apparatus capable of securing sufficient reliability when a serial interface is formed between a memory controller and memory modules.例文帳に追加

メモリコントローラとメモリモジュールとの間をシリアルインターフェースとした場合でも十分な信頼性を確保できる記憶デバイス制御装置を提案する。 - 特許庁

The mobile DDR 310 and the DDR2 (320) are connected to the physical layer (PHY) block 220 of a memory controller 200 without signal termination.例文帳に追加

メモリコントローラ２００の物理層（ＰＨＹ）ブロック２２０にはモバイルＤＤＲ３１０およびＤＤＲ２（３２０）が信号終端せずに接続される。 - 特許庁

The memory controller 4 rearranges the address information when the transfer efficiency of the data transfer is enhanced and transfers the data in the rearranged sequence.例文帳に追加

メモリコントローラ４は、データ転送の転送効率が向上する場合はアドレス情報を並べ替えて、並べ替えた順にデータ転送を行う。 - 特許庁

The memory controller applies only a refresh instruction without applying a bank address, refreshes selectively a specific bank, and memory use efficiency can be improved.例文帳に追加

メモリコントローラはバンクアドレスを印加せずにリフレッシュ命令だけ印加して特定バンクを選択的にリフレッシュしてメモリ利用効率を高めうる。 - 特許庁

Command and address signals are transmitted serially in signal frames between a memory controller and the semiconductor memory chip in correspondence with a predetermined protocol.例文帳に追加

所定プロトコルに従い、メモリコントローラと上記半導体メモリチップ間でコマンドおよびアドレス信号が信号フレームの形態でシリアル伝送される。 - 特許庁

The memory controller 1A controls the output of the data specified by the row address relating to the read access and the generated column addresses.例文帳に追加

ここで、メモリコントローラ（１Ａ）は、上記リードアクセスに係る行アドレス及び上記生成された列アドレスで指定されるデータの出力制御を行う。 - 特許庁

A data processing system includes at least a first processing node including an I/O controller and a second processing node including a memory controller for a memory.例文帳に追加

データ処理システムは、Ｉ／Ｏコントローラを有する第１処理ノードとメモリ用のメモリ・コントローラを含む第２処理ノードとを少なくとも含む。 - 特許庁

To provide a memory controller or the like, capable of improving the throughput of data transfer requested from each function module regardless of the number of function modules.例文帳に追加

機能モジュールの数に関係なく、各機能モジュールから要求されるデータ転送のスループットを向上させるメモリコントローラ等を提供する。 - 特許庁

A memory controller 1010 stores a part of the logical/physical address translation table 10120 in the management table storage block of the nonvolatile memory 1011.例文帳に追加

メモリコントローラ１０１０は、論理・物理アドレス変換テーブル１０１２０の一部を不揮発性メモリ１０１１の管理テーブル格納ブロックに保存する。 - 特許庁

When writing multi-valued data into the multi-valued data storage region, the memory controller also writes data of a low-order page of the multi-valued data into the binary data region.例文帳に追加

メモリコントローラは、多値データ記憶領域に多値データを書き込む際に、多値データのうちの下位ページのデータを２値データ領域にも書き込む。 - 特許庁

The host system 1 counts loading for a memory region with a read access load when outputting a read command to the memory controller 2.例文帳に追加

ホストシステム１はメモリコントローラ２に読み出しコマンドを出力するときに、読み出しアクセス負荷がかかるメモリ領域について負荷回数を計測する。 - 特許庁

Then, when the memory controller and I/O controller are turned to be able to perform access to the SDRAM and input/output device, the the DMA controller and CPU preferentially acquires the bus master right.例文帳に追加

そして、メモリコントローラ，Ｉ／ＯコントローラがＳＤＲＡＭ，入出力装置をアクセスア可になった場合に、優先的にバスマスタ権を獲得する。 - 特許庁

A memory controller disclosed here is connected to the nonvolatile memory (e.g., a NAND flash memory) and a volatile memory (e.g., a DRAM or SDRAM).例文帳に追加

ここに開示されるメモリコントローラは不揮発性メモリ(例えば、ＮＡＮＤフラッシュメモリ)および揮発性メモリ(例えば、ＤＲＡＭまたはＳＤＲＡＭ)に連結されている。 - 特許庁

The memory controller controls the data read operation or a data write operation of the memory and includes a CPU, a memory interface unit, and a frequency change control section.例文帳に追加

メモリコントローラはメモリのデータ読出し動作またはデータ書込み動作を制御し、ＣＰＵ、メモリインターフェース装置および周波数変更制御部を備える。 - 特許庁

Each function blocks has a memory 27 and a CPU 33, and the memory 27 and the CPU 33 are connected through a memory controller 31 and a bus bridge 35.例文帳に追加

この各機能ブロックは、メモリ２７と、ＣＰＵ３３とを有しており、メモリ２７とＣＰＵ３３とは、メモリコントローラ３１と、バスブリッジ３５とを介して接続されている。 - 特許庁

The image sensor may also include a memory controller and/or data interface that transfers the first and second images to an external device in an interleaving method.例文帳に追加

イメージ・センサは、メモリ・コントローラ、および／または第１と第２のイメージをインターリーブ方式で外部デバイスに転送するデータ・インターフェースも含むことができる。 - 特許庁

When it is detected that a serial memory controller 12 has been reset by reset detection means 13, a serial memory 11 is restarted by using restart means 14.例文帳に追加

リセット検出手段１３は、シリアルメモリ・コントローラ１２がリセットされたことを検出すると、再起動手段１４を用いてシリアルメモリ１１を再起動する。 - 特許庁

To provide a memory device in which the decrease of an effective bandwidth caused by a refresh operation of the memory device has been solved, a memory controller of the memory device, and a memory system.例文帳に追加

メモリ装置のリフレッシュ動作による実効的な帯域幅の低下を解決したメモリ装置，メモリ装置のメモリコントローラ，及びメモリシステムを提供する。 - 特許庁

A memory 21-1 for recording data and a memory controller 22 for controlling recording of the data into the memory 21-1 are provided on a printed wiring board 11.例文帳に追加

プリント配線基板１１上には、データを記録するメモリ２１−１と、メモリ２１−１へのデータの記録を制御するメモリコントローラ２２とが設けられている。 - 特許庁

This memory controller emulator (106) for controlling a memory device (112) in a memory system (100) is provided with a counter (304) for generating a plurality of address values.例文帳に追加

メモリシステム(100)内のメモリデバイス(112)を制御するためのメモリコントローラエミュレータ(106)であって、該エミュレータは、複数のアドレス値を生成するためのカウンタ(304)を備える。 - 特許庁

To provide a memory device in which decrease of effective bandwidth caused by a refresh operation of the memory device is solved, and to provide a memory controller of the memory device, and a memory system.例文帳に追加

メモリ装置のリフレッシュ動作による実効的な帯域幅の低下を解決したメモリ装置，メモリ装置のメモリコントローラ，及びメモリシステムを提供する。 - 特許庁

Then, each time the timing generator 14 generates the signal, a memory controller 12 records the image signal read out by the TG 3 into a memory 5.例文帳に追加

そして、メモリコントローラ１２が、タイミング発生器１４が信号を発生する毎に、ＴＧ３によって読み出された画像信号を、メモリ５に対して記録する。 - 特許庁

Further, the memory controller 2 performs error corrections in the memory region when an error is detected in the memory region.例文帳に追加

さらに、ホストシステム１はそのメモリ領域についてエラーが発生したことを確認したときには、メモリコントローラ２にそのメモリ領域についてのエラー訂正を実行させる。 - 特許庁

To reproduce the memory error, the memory controller is provided with the function that enables it to repeatedly execute the access pattern recorded in the nonvolatile storage area.例文帳に追加

また、メモリエラーを再現させるために、不揮発性記憶領域に記録されたアクセスパターンを再度、繰り返し実行出来る機能もメモリコントローラに持たせる。 - 特許庁

At the memory access, the memory controller 10 outputs instructions including 2nd identification numbers to the DIMMs 11a to 11d through the control signal bus 102.例文帳に追加

メモリアクセスを行うとき、メモリコントローラ１０は、制御信号バス１０２を介してＤＩＭＭ１１ａ〜１１ｄに第２識別番号を含む命令を出力する。 - 特許庁

To provide a memory controller for greatly reducing a waiting time for a bus request while keeping a circuit scale substantially constant regardless of the number of bus masters to be connected.例文帳に追加

接続されるバスマスタの個数によらず回路規模を略一定に保つとともに、バスリクエストの待ち時間を格段に短縮するメモリコントローラを提供する。 - 特許庁

A system includes a pipeline 10 including pipes and filters and a memory controller 20 for allocating a memory to be used for data processing to the pipeline 10.例文帳に追加

パイプおよびフィルタを備えたパイプライン１０と、このパイプライン１０に対してデータ処理に使用されるメモリを割り当てるメモリ・コントローラ２０を備える。 - 特許庁

To provide a programmable memory controller technique that supports different command sets, protocols, interfaces, and further novel command sets, protocols, and interfaces.例文帳に追加

異なるコマンドセット、プロトコル、及びインターフェース、並びに将来の新しいコマンドセット、プロトコル、及びインターフェースをサポートするプログラム可能メモリコントローラ技術を提供する。 - 特許庁

A line memory controller 27 can vary the display position or display area (area or longitutidal/lateral ratio) of an EPG screen.例文帳に追加

ラインメモリコントローラ２７により、このＥＰＧ画面の表示位置又は表示領域（面積又は縦横比）を変更することができるように構成されている。 - 特許庁

The memory controller 110 detects whether the main flash memory module 121 and the flash memory module 131 for extension have single- or double-sided configuration, to obtain a detection result.例文帳に追加

メモリコントローラ110は、メインフラッシュメモリモジュール121及び拡張用フラッシュメモリモジュール131が片面であるか両面であるかを検出することにより、検出結果を得る。 - 特許庁

The memory controller changes a storage area of the read data whose error is corrected when the error generation frequency exceeds a predetermined frequency in the third processing.例文帳に追加

メモリコントローラは、第３処理において、エラー発生回数が所定回数を超えたときエラー訂正された読出しデータの記憶領域を変更する。 - 特許庁

The file reproduction device includes a memory fiber 30 for temporarily storing data, a memory controller 20 for controlling the memory buffer 30, and the plurality of output parts 41, 42, and 43.例文帳に追加

データを一時的に蓄積するメモリバッファ３０と、メモリバッファ３０を制御するメモリコントローラ２０と、複数の出力部４１，４２，４３とを有する。 - 特許庁

The memory controller 20 has a second data buffer and transfers invalid data during the transfer of a read burst data block from the NAND flash memory 13 to the host computer 10.例文帳に追加

メモリコントローラは、第２のデータバッファを有し、NANDフラッシュメモリからホストコンピュータへリードバーストデータブロックを転送する期間中に無効データを転送する。 - 特許庁

Data are written into a prescribed area of user data by a memory controller 3 on the basis of a writing test command from the memory access device 6, and its speed is measured.例文帳に追加

メモリアクセス装置６からの書き込みテストコマンドに基づいてメモリコントローラ３でユーザデータの所定の領域にデータを書き込んでその速度を測定する。 - 特許庁

To provide a single port memory controller for bidirectional data communication for providing a data buffer for communication with a large capacity and inexpensive external SRAM.例文帳に追加

大容量で、低価の外部ＳＲＡＭを通信用データバッファに提供するための双方向データ通信用単一ポートメモリ制御装置に関する。 - 特許庁

The flash memory system includes flash memory cells and a flash memory controller 132 provided with means for partitioning the flash memory cells into high and low memory locations.例文帳に追加

フラッシュメモリセルをハイメモリロケーションおよびロウメモリロケーションに区分するための手段が設けられたフラッシュメモリセル及びフラッシュメモリコントローラ１３２を含む。 - 特許庁

To provide a semiconductor memory controller capable of preventing the operating life of a semiconductor memory from being shortened by reducing write penalty and parity update frequencies.例文帳に追加

ライトペナルティ及びパリティの更新頻度を低減して、半導体記憶装置の寿命の低下を防止可能な半導体記憶制御装置を提供する。 - 特許庁

The memory controller (16) includes a plurality of data channels each of which can access at least one bank in the main memory (17).例文帳に追加

メモリ制御装置（１６）は、複数のデータチャネルを備えており、各データチャネルが主メモリ（１７）における少なくとも１つのバンクをアクセスすることができる。 - 特許庁

This unit 10 is provided with a memory controller 12, a page memory 14, a line buffer controller 16, an odd line buffer 18 and an even line buffer 20 or the like.例文帳に追加

記憶制御装置１０は、メモリコントローラ１２、ページメモリ１４、ラインバッファコントローラ１６、Ｏｄｄラインバッファ１８、及びＥｖｅｎラインバッファ２０等を備えている。 - 特許庁

To provide a memory controller which can be made small-sized by the reduction of the area of a semiconductor chip, etc., and flexibly adaptive to differences of control over a memory.例文帳に追加

半導体チップの面積の削減などにより小型化でき、かつ、メモリの制御の差異に柔軟に対応できるようにしたメモリ制御装置の提供。 - 特許庁

The picture display control system comprises a CPU 50 for supervising/commanding the whole picture display controlling function and various controllers including a graphic memory controller 6.例文帳に追加

画像表示制御システムは、画像表示制御機能の全体を統括・指令するＣＰＵ５０と、グラフィックメモリコントローラ６を含む各種コントローラを有する。 - 特許庁

Then JPEG data reproduced from the external storage medium 11 are stored in the DRAM 9, JPEG-decompressed, and displayed on an LCD 8 through a memory controller 5 and a buffer memory 6.例文帳に追加

外部記憶媒体１１から再生したJPEGデータをDRAM９に記憶し、次にJPEG伸張し、メモリコントローラ５、バッファメモリ６を介してLCD８により表示する。 - 特許庁