「"memory controller"」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

Thus, a memory controller 35 starts the continuous refresh, and a refresh controller 34 prevents any refresh cycle from being generated in a prescribed time after the end of the continuous refresh.例文帳に追加

これにより、メモリコントローラ３５は、連続リフレッシュを開始し、リフレッシュコントローラ３４は、連続リフレッシュ終了後、所定時間にわたってリフレッシュサイクルを発生いさせない。 - 特許庁

To provide a memory controller which controls a synchronous memory with high accuracy while reducing unnecessary radiation noise caused by a clock.例文帳に追加

クロックに起因して生じる不要輻射ノイズの低減を図りつつ、同期式メモリを精度良く制御することが可能なメモリ制御装置を提供することを目的とする。 - 特許庁

To perform efficient priority control over memory access by a memory controller in a computer system in which a plurality of processing units share a single or a plurality of memories.例文帳に追加

複数処理ユニットが単一もしくは複数メモリを共有する計算機システムにおいて、メモリコントローラにおける効率的なメモリアクセスの優先制御を可能とする。 - 特許庁

On a system board provided with this memory module, a large number of bus lines are connected to the first memory module and the second memory module but the bus lines are connected to one pin of a memory controller.例文帳に追加

このメモリモジュールを含むシステムボードは多数のバスラインが第１メモリモジュールと第２メモリモジュールに連結されるが、バスラインはメモリコントローラの１つのピンに連結される。 - 特許庁

To provide a memory controller for surely preventing the generation of any bit error due to read disturb, and a non-volatile storage device using the same, and a non-volatile storage system.例文帳に追加

リードディスターブによるビット誤りの発生を確実に防ぐことができるメモリーコントローラ、及びこれを用いた不揮発性記憶装置並びに不揮発性記憶システムを提供する。 - 特許庁

The method then includes a step of storing at least two packets 12 in the memory through a memory controller 22, and the only one packet boundary display 18 is concatenated to the packets 12.例文帳に追加

そして、メモリコントローラ２２で、少なくとも２つのパケット１２をメモリ内に格納する工程があり、ただ１つのパケット境界表示器１８がパケット１２に繋がっている。 - 特許庁

The memory controller 700 is connected to a first control CPU 501, a ROM 502, and a RAM 710 and includes a copying means, a control means, and a self-check means.例文帳に追加

メモリ制御装置７００は、第１の制御ＣＰＵ５０１と、ＲＯＭ５０２と、ＲＡＭ７１０とに接続され、コピー手段と、制御手段と、セルフチェック手段とを備える。 - 特許庁

According to the decision results, if the signal (data) is an access to the local memories, a local memory controller converts the signal (data) into a form that fits a local memory bus (local bus), and the converted form of the signal (data) is made to access the local memories.例文帳に追加

その判定結果により、ローカルメモリに対するアクセスであればローカルメモリコントローラによってローカルメモリバス(Local bus)に合う形に変換され、ローカルメモリにアクセスする。 - 特許庁

Thus, since a start time is determined, the memory controller 21 receives a recording start request from the system controller 22 without waiting a start completion report from the drive controller 12.例文帳に追加

これにより、起動時間が確定するため、メモリコントローラ２１はドライブコントローラ１２の起動完了報告を待たずにシステムコントローラ２２からの記録開始要求を受け付ける。 - 特許庁

When the memory card 3 receives the command from the computer 2, the memory controller 30 analyzes and executes the received command in reference to command analysis information 91.例文帳に追加

メモリカード３がコンピュータ２からコマンドを受信すると、メモリコントローラ３０はコマンド解析情報９１を参照することにより、受信したコマンドを解析し、実行する。 - 特許庁

To use a control board in a long life cycle without deteriorating functions or spec by enabling an NAND type flash memory controller to correspond to various NAND type flash memories.例文帳に追加

ＮＡＮＤ型フラッシュメモリコントローラを種々のＮＡＮＤ型フラッシュメモリに対応可能とし、機能やスペックを落とさずに制御基板を長いライフサイクルで使えるようにする。 - 特許庁

When the memory controller cannot acquire data for satisfying a memory request from the prefetch buffer, the main memory is switched to an active power state and the prefetch logic is called.例文帳に追加

メモリ・コントローラがプリフェッチ・バッファからメモリ要求を満足させるデータを取得できない場合、主メモリはアクティブな電力状態に切り替えられ、プリフェッチ・ロジックが呼び出される。 - 特許庁

The memory controller, then, generates a second ECC52 for the corrected data by utilizing a second error correction algorithm with a higher error correction performance than that of the first error correction algorithm.例文帳に追加

その後、メモリコントローラは、第１のエラー訂正アルゴリズムよりも訂正能力の高い第２のエラー訂正アルゴリズムを利用し、訂正したデータに対する第２ＥＣＣ５２を生成する。 - 特許庁

If the necessary table entries is small in number, a table memory controller stops power or clock supply to some of the plurality of table memories to save on power consumption.例文帳に追加

必要なテーブルエントリ数が少ないときは、テーブルメモリ制御部が、複数のテーブルメモリの一部の電源又はクロックの供給を停止し、消費電力を削減する。 - 特許庁

A mother/daughter card non-volatile memory system includes a daughter memory card 11 containing a memory and mother controller cards 13, 14 and 15 containing a memory controller and host interface circuits.例文帳に追加

マザー／ドーターカード不揮発性メモリシステムは、メモリを含むドーターメモリカード１１と、メモリコントローラおよびホストインタフェース回路を備えるマザーコントローラカード１３、１４、１５とを備える。 - 特許庁

A data processing apparatus (1) includes a built-in memory (2) and a memory controller (3) for transferring data delivered from master devices (6-1 to 6-n, 7) to the built-in memory (2).例文帳に追加

内蔵メモリ（２）と、マスタデバイス（６−１〜６−ｎ、７）から渡されたデータをその内蔵メモリ（２）に転送するメモリコントローラ（３）とを具備するデータ処理装置（１）を構成する。 - 特許庁

A coil is formed on a memory device substrate or molded into a plastic mold to create near-field magnetic coupling with the stacked memory devices and the memory controller.例文帳に追加

積層されたメモリデバイスとメモリコントローラとの近傍界磁界結合を作り出すために、コイルがメモリデバイス基板上に形成されているか又はプラスチックモールドに鋳込まれている。 - 特許庁

A device 172 for data transfer arbitration transfers data to be recorded one after another to a memory controller 160 which records data in a main memory 140 having a plurality of banks.例文帳に追加

データ転送調停装置１７２は、複数バンクを有するメインメモリ１４０にデータを記録するメモリコントローラ１６０に対し、記録されるべきデータを順次転送する。 - 特許庁

To provide a memory controller in which work efficiency is improved in the case of rewriting data in a flash memory and also development, management and quality of software are improved.例文帳に追加

フラッシュメモリ中のデータを書き換える際の作業効率を向上させるとともに、ソフトウェアの開発、管理、品質を向上させるメモリ制御装置を提供すること。 - 特許庁

To provide an error detection/correction circuit capable of efficient error correction, a semiconductor memory controller provided therewith, and an error correction method.例文帳に追加

効率の良い誤り訂正が可能な誤り検出訂正回路、前記誤り検出訂正回路を有する半導体メモリコントローラ、および誤り訂正方法を提供する。 - 特許庁

During recording processing, a backup memory controller 25 generates update differential information on the FS for each RUV unit, and stores it into a Backup memory 19 as backup information.例文帳に追加

バックアップメモリ制御部２５は、その記録処理中において、例えばRUV等の単位毎にFSの更新差分情報を生成して、バックアップ情報としてBackupメモリ１９に記憶させる。 - 特許庁

In a memory controller, an address part of a read command is sequentially replaced with the index stored in the index buffer, and the read command is continuously transferred to the memory 4.例文帳に追加

メモリコントローラでは、読み出しコマンドのアドレス部がインデックスバッファに格納されたインデックスに順次置き換えられ、読み出しコマンドが連続的にメモリ４に転送される。 - 特許庁

The flash memory system includes a flash memory array 130 configured to provide a set of individual flash macros and a flash memory controller 132 for accessing the flash macros.例文帳に追加

フラッシュメモリシステムは、個々のフラッシュマクロの組及びフラッシュマクロにアクセスするためのフラッシュメモリコントローラ１３２を備えるように構成されたフラッシュメモリ列１３０を含む。 - 特許庁

As a result, a size of the whole data to be transferred can be made a data width unit and data transfer is enabled without performing the read modify write processing by a memory controller 13.例文帳に追加

その結果、転送するデータ全体のサイズをデータ幅単位とすることができ、メモリコントローラ（１３）によるリード・モデファイ・ライト処理を行わずにデータ転送を行える。 - 特許庁

A memory clear signal for instructing the reading of a memory 7 and the writing of zero data in the same address afterwards is added to a local bus 8 connecting a memory controller 2 with each bus master 4 and 5.例文帳に追加

メモリコントローラ２と各バスマスタ４，５を結ぶローカルバス８上に、メモリ７をリードしその後同アドレスに対してゼロデータをライトすることを指示するメモリクリア信号を付加する。 - 特許庁

A memory controller SDRAMC outputs an access control signal CMD to the semiconductor memory SDRAM in response to an access request supplied from a system controller CPU.例文帳に追加

メモリコントローラＳＤＲＡＭＣは、システムコントローラＣＰＵから供給されるアクセス要求に応答して半導体メモリＳＤＲＡＭにアクセス制御信号ＣＭＤを出力する。 - 特許庁

In the digital still camera(DSC), a preview engine, a burst mode compression/compression cancellation engine, an image pipeline, CCD+CCD controller, and a memory + a memory controller are individually included.例文帳に追加

デジタルスチルカメラ（ＤＳＣ）に、プレビュー・エンジン，バーストモード圧縮／圧縮解除・エンジン，画像パイプライン，ＣＣＤ＋ＣＣＤコントローラおよびメモリ＋メモリ・コントローラが個別に含まれる。 - 特許庁

Namely, even when the size of the page buffer of the nonvolatile semiconductor memory is large, compatibility to the existing system can be maintained by using the memory controller.例文帳に追加

すなわち、不揮発性半導体メモリのページバッファのサイズが大きい場合にも、本発明のメモリコントローラを使用することで、既存のシステムに対する互換性を維持できる。 - 特許庁

The shadow pixel information is synthesized with pixel information which is inputted from the image processing part 1 and is transformed into that on the two-dimensional coordinate and pixel information is outputted to a memory controller 4.例文帳に追加

この影の画素情報を画素処理部１から入力した２次元に変換された画素情報と合成し、メモリ・コントローラ４に画素情報を出力する。 - 特許庁

In a figure, 21 is a CPU 21, 22 is a memory controller, 23 is a parameter set register group having an access parameter to be used by bank sharing and 24 is an external memory group being a final access object.例文帳に追加

２１はＣＰＵ、２２はメモリコントローラ、２３はバンク共有で使用するアクセスパラメータを持つパラメータセットレジスタ群であり、P0〜Pnを要素にもつパラメータセットS0〜Snが存在している。 - 特許庁

By this means, a startup time is fixed, so that the memory controller 21 receives a request to start recording from the system controller 22 before the drive controller 12 reports that activation is completed.例文帳に追加

これにより、起動時間が確定するため、メモリコントローラ２１はドライブコントローラ１２の起動完了報告を待たずにシステムコントローラ２２からの記録開始要求を受け付ける。 - 特許庁

A memory controller 5 converts the number of pixels of a photographed image of a CCD 2 and applies joint photographic experts group JPEG compression to the image, a DRAM 9 stores it or an external storage medium 11 records the image.例文帳に追加

ＣＣＤ２の撮影画像の画素数をメモリコントローラ５により変換し、さらに、ＪＰＥＧ圧縮し、ＤＲＡＭ９に取り込み、また、外部記憶媒体１１に記録する。 - 特許庁

To provide a FIFO memory controller capable of improving data transfer efficiency when a write frequency of a FIFO memory is different from a read frequency thereof.例文帳に追加

ＦＩＦＯメモリの書き込み周波数と読み出し周波数が異なる場合におけるデータ転送効率の向上を図ることができるＦＩＦＯメモリ制御装置を提供する。 - 特許庁

The memory controller receives a memory output signal outputted by the memory chip through the common bus and converts the received signal to a controller input signal which can be received by the controller.例文帳に追加

メモリコントローラは、メモリチップが出力するメモリ出力信号を共通バスを介して受け、受けた信号をコントローラが受信可能なコントローラ入力信号に変換する。 - 特許庁

A non-volatile storage device 100A is provided with a non-volatile memory 120 for storing data; and a memory controller 110A for performing the reading and the writing of data to the non-volatile memory 120.例文帳に追加

不揮発性記憶装置１００Ａは、データを記憶する不揮発性メモリ１２０と、不揮発性メモリ１２０にデータを読み書きするメモリコントローラ１１０Ａとを備える。 - 特許庁

To provide an interface circuit and a memory controller comprising the interface circuit that are capable of accessing a memory which comprises a DDR interface without a lock-up time.例文帳に追加

ロックアップ時間無しでＤＤＲインターフェースを備えたメモリにアクセスすることのできるインターフェース回路及びインターフェース回路を備えるメモリコントローラを提供する - 特許庁

To provide a memory controller capable of preventing the danger that equipment itself becomes inoperable even in the case of being equipped with a nonvolatile memory with a limited service life.例文帳に追加

寿命のある不揮発性メモリを装備した場合であっても、装置自体が動作不能に陥るおそれを防止することが可能なメモリ制御装置を提供すること。 - 特許庁

Further, the host 11 notifies the memory controller 12 of an address space in the host 11, which is used by the host application, and an access unit set in the host application.例文帳に追加

さらに、ホスト１１は、ホストアプリケーションが使用するホスト１１でのアドレス空間、および、ホストアプリケーションにおいて設定されているアクセス単位をメモリコントローラ１２に通知する。 - 特許庁

The flash memory controller includes a write-while-reading unit 144, 146 for writing to one of the flash macros while simultaneously reading from another of the flash macros.例文帳に追加

フラッシュメモリコントローラは、フラッシュマクロの一つへ、同時にフラッシュマクロの他の一つから読出している間に、書込むための読出し間書込みユニット１４４，１４６を含む。 - 特許庁

A memory controller 24 outputs a control signal for performing writing access to the whole MX26a, YM26b, ZM26c when the addresses outputted by the CPU 8 fall within the specific address range.例文帳に追加

メモリコントローラ24は、CPU8の出力するアドレスが前記特定のアドレス範囲内のものである場合、XM26a、YM26b、ZM26cの全てに対してライトアクセスを行うための制御信号を出力する。 - 特許庁

The memory system comprises a memory element having a first bank and a second bank, and a memory controller having a lead request scheduling queue for storing read requests.例文帳に追加

本発明のメモリシステムは、第１バンクと第２バンクを有したメモリ素子と、リード要請を格納するためのリード要請スケジュ−リングキューを有するメモリコントローラを含む。 - 特許庁

In the print buffer memory controller, data lines of I/F 1 comprising a Centronics I/F or a USB I/F are inputted to the data control circuit 3 of an ASIC 2.例文帳に追加

この印字用バッファメモリ制御装置は、セントロニクスＩ／ＦやＵＳＢＩ／ＦなどからなるＩ／Ｆ１のデータ線はＡＳＩＣ２のデータ制御回路３に入力される。 - 特許庁

The memory controller can selectively instruct a simultaneous writing operation or interleave writing operation to the plurality of memory banks of the nonvolatile memory chips.例文帳に追加

前記メモリコントローラは前記不揮発性メモリチップの複数のメモリバンクに対する同時書き込み動作又はインタリーブ書き込み動作を選択的に指示することが可能である。 - 特許庁

To enable record and reproduction to a semiconductor memory even when a host computer does not have FDC connection and a circuit to switch to serial bus such as ISA bus or a semiconductor memory controller.例文帳に追加

ホストコンピュータにＦＤＣとの接続とＩＳＡバスなどのシリアルバスへ切り替える回路や半導体メモリのコントローラが無くとも半導体メモリへの記録再生可能とする。 - 特許庁

The flash memory controller also includes programmable wait state registers 138, and a password register 140 providing separate passwords for different portions of the flash memory array.例文帳に追加

フラッシュメモリコントローラは、また、プログラム可能な待機状態レジスタ１３８及びフラッシュメモリ列の異なる部分のための別々のパスワードを提供するパスワードレジスタ１４０を含む。 - 特許庁