「"memory controller"」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

The memory controller controls an access to the nonvolatile memory and the volatile memory in response to a memory request and includes a memory for storing address information of data stored in the volatile memory.例文帳に追加

メモリコントローラはメモリ要求に応答して不揮発性メモリおよび揮発性メモリのアクセスを制御し、揮発性メモリに貯蔵されたデータのアドレス情報を貯蔵するメモリを含む。 - 特許庁

The semiconductor device is provided with a package substrate 11, each semiconductor chip 12, the memory controller 13 for controlling each semiconductor chip 12, and a power-supply chip 14 having a semiconductor capacitor.例文帳に追加

半導体装置は、パッケージ基板１１と、半導体チップ１２と、その半導体チップ１２を制御するメモリコントローラ１３と、半導体キャパシタを有する電源チップ１４とを備える。 - 特許庁

The memory hub device includes a memory interface for transferring one or more of address, control and data information between the memory hub device and the memory controller via the memory bus.例文帳に追加

メモリ・ハブ・デバイスは、アドレス情報、制御情報、およびデータ情報の１つ以上を、メモリ・バスを介してメモリ・ハブ・デバイスとメモリ・コントローラとの間で転送するためのメモリ・インタフェースを含む。 - 特許庁

This apparatus is the semiconductor integrated circuit apparatus 100 including a memory controller 110 performing access control based on access request from a host for a dynamic random access memory having a self-refresh function.例文帳に追加

セルフリフレッシュ機能を有するダイナミックランダムアクセスメモリに対し、ホストからのアクセス要求に基づくアクセス制御を行うメモリーコントローラ１１０を含む半導体集積回路装置１００である。 - 特許庁

With this configuration, the serial connection circuit can consume a high-frequency noise generated or propagating in the VTT power supply pattern due to an operation between the high-speed DRAM and the memory controller 41.例文帳に追加

これにより、高速ＤＲＡＭとメモリコントローラ４１との動作に伴いＶＴＴ電源パターンに発生あるいは伝搬する高周波ノイズを当該直列接続回路で消費するようにした。 - 特許庁

This memory controller 121 is connected to an SRAM 122 allowing access by only a row address, a NOR type flash memory 123, and an SDRAM 124 allowing access by designating a row address and a column address.例文帳に追加

メモリコントローラ１２１を、行アドレスのみでアクセスできるＳＲＡＭ１２２、ＮＯＲ型フラッシュメモリ１２３と、行アドレスと列アドレスを指定してアクセスできるＳＤＲＡＭ１２４とに接続する。 - 特許庁

Switches can be adjusted during operation of a memory device such that a memory controller is connected over a shared bus to a selected single NVM unit and one or more impedance terminals.例文帳に追加

メモリ装置の動作中にメモリコントローラが共有バスを経て選択された単一のＮＶＭユニット及び１つ以上のインピーダンス端子に接続されるように、スイッチを調整することができる。 - 特許庁

To provide a system controller in which a system controller program does not have to be rewritten when executing a command peculiar to a memory controller, and to provide a flash memory system and the control method of a flash memory module.例文帳に追加

メモリコントローラ独自のコマンドを実行させる際に、システムコントローラのプログラムを書き換える必要のないシステムコントローラ、フラッシュメモリシステムおよびフラッシュメモリモジュールの制御方法を提供する。 - 特許庁

A host computer 10 having an SDRAM I/F and a first data buffer and an SDRAM 12 are connected to a system bus 11, and a NAND flash memory 13 is connected to the system bus 11 through a NAND memory controller 20.例文帳に追加

SDRAM I/F および第１のデータバッファを有するホストコンピュータ１０、SDRAM １２がシステムバス１１に接続され、システムバスにはNANDメモリコントローラ２０を介してNANDフラッシュメモリ１３が接続されている。 - 特許庁

To provide a memory controller and information processing system in which reliability of the information processing system can be improved by promptly dealing with a failure of a memory module.例文帳に追加

メモリモジュールの故障に対して早急な処置を行うことを可能とし、情報処理システムの信頼性を向上させることを可能にするメモリコントローラ及び情報処理システムを提供する。 - 特許庁

The information processor 1 can be constituted by easily adding a sub-processor 8 without breaking down the structure comprised of a main processor 2 and a memory controller 4 connected via a main processor system bus 3, namely, without breaking down the existing general-purpose structure by connecting the sub-processor 8 between the memory controller 4 and a memory 10 via a memory bus bridge 6.例文帳に追加

情報処理装置１では、メモリコントローラ４とメモリ１０との間にメモリバスブリッジ６を介してサブプロセッサ８を接続するようにしたことにより、メインプロセッサシステムバス３を介して接続されるメインプロセッサ２とメモリコントローラ４とからなる構成をくずさずに、すなわち既存の汎用的な構成をくずさずに容易にサブプロセッサ８を追加して構成することができる。 - 特許庁

In memory circuitry, to ensure that a memory device, such as a DDR3 RDIMM, safely operates in the self-refresh mode while the memory controller is powered down and off, the memory device's clock enable (CKE) input is connected to both (i) a CKE signal applied by the memory controller and (ii) a termination voltage provided by the power module.例文帳に追加

メモリ回路において、メモリ・コントローラがパワーダウンおよびパワーオフされている間、ＤＤＲ３ ＲＤＩＭＭなどのメモリ・デバイスがセルフリフレッシュ・モードで安全に動作することを保証するために、メモリ・デバイスのクロック・イネーブル（ＣＫＥ）入力が、（ｉ）メモリ・コントローラによって印加されたＣＫＥ信号と、（ｉｉ）パワー・モジュールによって供給された終端電圧の両方に接続される。 - 特許庁

The memory system includes: a memory controller; a transmission bus whose one end is connected to the memory controller for transmitting a signal; the power distributor whose first node is connected to the other end of the transmission bus and having second and third nodes; a first memory module connected to the second node through a first branch bus; and a second memory module connected to the third node through a second branch bus.例文帳に追加

本発明のメモリシステムは、メモリコントローラと、メモリコントローラに一端が連結され信号を伝送するための伝送バスと、伝送バスの他端に第１ノードが連結され第２及び第３ノードを有する電力分配器と、第２ノードに第１ブランチバスを介して連結された第１メモリモジュールと、第３ノードに第２ブランチバスを介して連結された第２メモリモジュールを含む。 - 特許庁

The nonvolatile memory card comprising a nonvolatile memory and a plurality of different kinds of nonvolatile memory card controllers, comprises a nonvolatile memory controller common to the plurality of different kinds of nonvolatile memory card controllers, wherein data access between the nonvolatile memory and the individual nonvolatile memory card controllers is performed through the nonvolatile memory controller.例文帳に追加

不揮発性メモリと、複数の異なる種類の不揮発性メモリカードコントローラを備える不揮発性メモリカードであって、複数の異なる種類の不揮発性メモリカードコントローラに共通する不揮発性メモリコントローラを備え、上記不揮発性メモリと、個々の不揮発性メモリカードコントローラとのデータのアクセスは、上記不揮発性メモリコントローラを介して行われることを特徴とする不揮発性メモリカードを提供する。 - 特許庁

In the image forming apparatus including: an image memory controller 65 for generating system information denoting a state of the image forming apparatus as image data; and an image memory 66 for storing the image data, the image memory controller attaches the image data denoting the state of the image forming apparatus produced after the image data are generated to the image data stored in the image memory 66.例文帳に追加

画像形成装置の状態を示すシステム情報を画像データとして生成する画像メモリコントローラ６５と、画像データを蓄積する画像メモリ６６とを有する画像形成装置であって、画像メモリ６６に蓄積された画像データに対して、画像データを生成した後に発生した画像形成装置の状態を示す画像データを画像メモリコントローラが付け加える。 - 特許庁

An instruction signal for instructing the reading of picture data for the prescribed address of a picture memory 20, and the writing of zero data for the same address is generated from a printer interface part 13 through a local bus 15 to a memory controller 11, and then the memory controller 11 writes the zero data in the same address of the picture memory 20 following the memory reading based on the instruction signal.例文帳に追加

画像メモリ２０の所定アドレスに対して画像データをリードし、その後同一アドレスに対してゼロデータをライトすることを指示する指示信号を、プリンタインタフェイス部１３からローカルバス１５を介してメモリコントローラ１１に対して発生させることによって、メモリコントローラ１１は、その指示信号に基づいて、メモリリードに引き続いて、画像メモリ２０の同一アドレスにゼロデータをライトする。 - 特許庁

Memories 104 are connected to specific places of a bus line 101 connected to a memory controller 101 via a switch 103, through which the operations of the memories 104 are controlled.例文帳に追加

メモリコントローラ１０１に接続するバスライン１０６の所定の箇所に複数のメモリ１０４がスイッチ１０３を介して接続し、スイッチ１０３により複数のメモリ１０４の動作が制御されるメモリシステム。 - 特許庁

TOC data are read from a TOC memory 22 by a control part 19, and data of an introduction part of music data recorded on an optical disk 1 are subjected to skip reproduction and these data are temporarily stored in a memory controller 21.例文帳に追加

制御部１９は、ＴＯＣメモリ２２からＴＯＣデータを読み取り、光ディスク１に記録された曲データのイントロ部のデータをスキップ再生し、このデータをメモリコントローラ２１に一時記憶する。 - 特許庁

To realize a memory controller capable of reducing the package size by reducing the number of pins of an ASIC while minimizing the deterioration of performance, and making performable high speed access by sequential (continuous) access.例文帳に追加

パフォーマンス低下を最小限にしながらＡＳＩＣのピン数の削減によるパッケージサイズ縮小を図ると共に、シーケンシャル（連続）アクセスによる高速アクセスを可能とするメモリコントローラを実現する。 - 特許庁

The memory controller allows the main storage device to record image data for the leading time and stop deleting the image data after the lapse of the leading time.例文帳に追加

前記メモリ制御装置は、トリガーデータが入力時点からメイン記憶装置の立ち上がり時間中の画像データを記録させるとともに、立ち上がり時間の経過後は画像データの消去を停止させる。 - 特許庁

The memory controller, of which power supply from the normal power source is cut, is thereby continuously operated by the power source supplied from a battery, while a self-refresh command is transmitted to a memory.例文帳に追加

そして、このバッテリから供給される電源により、通常電源からの電力供給が遮断されたメモリコントローラを引き続き稼動させると共に、メモリにセルフリフレッシュコマンドを送信する。 - 特許庁

After setting the password, the memory controller 21 performs a locking operation for prohibiting the nonvolatile memory 22 from writing and erasing the data and permitting it to read the data.例文帳に追加

さらに、メモリコントローラ２１は、パスワードの設定を行った後、不揮発性メモリ２２に対してデータの書き込み及び消去を禁止し、かつデータの読み出しを許可する読み出し可能なロック動作を行う。 - 特許庁

Consequently, the memory controller 10 of the memory device 100 can always use the control bus 102 for the DIMMs 11a to 11d to improve the use efficiency of the control signal bus 102.例文帳に追加

これによって、メモリ装置１００によれば、メモリコントローラ１０がＤＩＭＭ１１ａ〜１１ｄに対して制御信号バス１０２を常時使用することができ、制御信号バス１０２の使用効率が向上する。 - 特許庁

In the computer system, the cell boards are connected to each other by system fabric, memory data read by the first memory controller are compressed by a codec engine before the memory data are transmitted by the fabric agent chip.例文帳に追加

コンピュータシステムにおいて、セルボードは、システムファブリックにより相互接続され、第１のメモリコントローラによって読み出されるメモリデータは、ファブリックエージェントチップにより送信される前に、コーデックエンジンにより圧縮する。 - 特許庁

The memory controller 20 records the MPEG 2 data 41 received from an amplifier/ signal processing part 14 in the first memory 21 and reads them in the order according to the reproduction direction to supply them to the MPEG 2 decoding part 22.例文帳に追加

メモリコントローラ２０は、アンプ／信号処理部１４から受けたＭＰＥＧ２データ４１を、第１のメモリ２１に記録し、再生方向に応じた順序で読み出してＭＰＥＧ２復号部２２に供給する。 - 特許庁

First pre-processing by latch circuits 11, 12 and 13 decreases a data rate of received image data DATA-ccd when writing image data to a line memory 14 under the control of a memory controller 15.例文帳に追加

メモリコントローラ１５の制御によるラインメモリ１４への画像データの書き込みに際して、先ず、ラッチ回路１１，１２，１３による前処理にて入力画像データＤＡＴＡ＿ｃｃｄのデータレートを落とす。 - 特許庁

When the photographed image is captured, the memory controller 5 performs conversion of the number of horizontal pixels by an arithmetic circuit in a horizontal pixel number conversion section 51 and performs conversion of the number of vertical lines by software of a CPU 12.例文帳に追加

撮影画像の取り込み時に、メモリコントローラ５は、水平画素数変換部５１によって水平画素数変換を演算回路によって行い、CPU１２のソフトウェアにより垂直ライン数変換を行う。 - 特許庁

The field memory 22 is controlled by a memory controller 25 so as to freeze only an ordinary video image signal from a video signal input where a video image for index picture generation and an ordinary video image are alternate.例文帳に追加

フィールドメモリ２２は、インデックス画面生成用と通常の映像が交互になっている映像信号入力から、通常の映像信号のみをフリーズするよう、メモリコントローラ２５により制御される。 - 特許庁

Picture information of characters and still pictures or the like to be composed is formed in a microcomputer 10 and the formed picture information is supplied to a memory controller 12 through a buffer memory 11 performing phase adjustment.例文帳に追加

マイクロコンピュータ１０では合成される文字や静止画像等の画像情報が形成され、形成された画像情報が位相調整を行うバッファメモリ１１を通じてメモリコントローラ１２に供給される。 - 特許庁

The memory controller includes a scramble pattern generation part, a scramble processing part, a logical and physical address conversion table, a memory interface, and a control circuit, wherein a physical page is managed by dividing it to a data part and a management part.例文帳に追加

メモリコントローラは、スクランブルパターン生成部と、スクランブル処理部と、論理物理アドレス変換テーブルと、メモリインターフェースと、制御回路とを備え、物理ページをセクターデータ部と管理部に分けて管理する。 - 特許庁

The memory controller varies a processing unit of the background processing based on the statuses of the plurality of storage means, on the basis of the state of the main processing with respect to a storage means requested from the main controller.例文帳に追加

そして、メモリコントローラはメインコントローラから要求される記憶手段に対するメイン処理の状態に基づいて、複数の記憶手段の状態に基づくバックグラウンド処理の処理単位を可変する。 - 特許庁

Furthermore, when the character recognition unit 23 recognizes characters and the dictionary data is overwritten at least partially, the memory controller 31 deletes the image data and then loads the dictionary data to the image memory 16.例文帳に追加

また、メモリ制御部３１は、文字認識部２３が文字を認識する際に、辞書データの少なくとも一部が上書きされている場合、画像データを削除した後、辞書データを画像メモリ１６にロードする。 - 特許庁

PCM modules may be associated with an additive latency that enables a column address, generated by a memory controller for example, to be provided to a DIMM immediately after the DIMM receives a row address.例文帳に追加

ＰＣＭモジュールは、ＤＩＭＭが行アドレスを受信した直後に、メモリコントローラによって生成される列アドレスをＤＩＭＭへ供給することを可能にするアディティブレイテンシと関連することができる。 - 特許庁

The memory controller holds a plurality of pieces of memory access, and controls an issuing order of pieces of the stored memory access based on the time information of finishing the memory access received from the bus master.例文帳に追加

さらに、前記メモリコントローラは、複数のメモリアクセスを保持し、前記バスマスタより受信したメモリアクセスが終了する時間情報に基づき、前記保持されたメモリアクセスの発行順序を制御する。 - 特許庁

That is, the memory controller 22 accesses data each circuit in real time defacto to write the image data from each circuit to an image memory 32 or to read the image data in the image memory 32 and to give the data to each circuit.例文帳に追加

すなわち、メモリコントローラ２２は、事実上、各回路に対してリアルタイムでデータアクセスして、各回路から画像データをイメージメモリ３２に書き込んだり、イメージメモリ３２の画像データを読み出して各回路に送る。 - 特許庁

The memory controller 101 retrieves the search picture data-containing local decoded picture data requested from a movement prediction section 12 or a movement compensation section 13 from an internal memory 102 and acquires and retains the data.例文帳に追加

また、メモリコントローラ１０１は、動き予測部１２または動き補償部１３より要求されたサーチ画像データを含む局所復号画像データを、内部メモリ１０２より検索し、取得して保持する。 - 特許庁

At the time of permitting the request device issuing the continuous access request to access the memory 5, the memory controller 4 preferentially selects an access request from the request device at the time of succeeding arbitration.例文帳に追加

メモリ制御装置４は、連続アクセス要求を発行した要求装置にメモリ５へのアクセスを許可した場合には、次回の調停の際に、該要求装置からのアクセス要求を優先的に選択する。 - 特許庁

A memory controller 16 supplies a clock CLK 1 with a first frequency to a memory 14 and a data transfer controller 18, and supplies a clock CLK 2 with a frequency twice the first frequency to the device 18.例文帳に追加

メモリコントローラ１６は、第１周波数のクロックＣＬＫ１をメモリ１４とデータ転送制御装置１８に供給し、第１周波数の２倍の周波数のクロックＣＬＫ２を装置１８に供給する。 - 特許庁

To provide a memory controller for achieving efficient writing with low power consumption without imposing a load on the memory capacity of a buffer or a bus used for transfer in the case of the writing of data to a flash memory.例文帳に追加

フラッシュメモリへのデータの書き込みにおいて、バッファのメモリ容量や転送に使用するバスに負担を掛けずに、低消費電力で効率的な書き込みが可能なメモリコントローラを提供すること。 - 特許庁

To provide a memory controller 1 that, even if a read start address from a memory 2 is not a word address, can transfer data in a short period of time same as in the case of a word address.例文帳に追加

メモリ２からの読出し開始アドレスがワードアドレスでない場合であっても、ワードアドレスである場合と同程度の短い時間でデータ転送を行なうことが可能なメモリ制御装置１を提供する。 - 特許庁

The camera DSP 21c applies data conversion and resolution conversion to the image data after being thinned to convert the data into image data Y, Cb, Cr, which are fed to an image memory 32 via a memory controller 22.例文帳に追加

カメラＤＳＰ２１ｃは、間引き後の画像データにデータ変換及び解像度変換を行って、Ｙ，Ｃｂ，Ｃｒの画像データに変換してメモリコントローラ２２を通じてイメージメモリ３２に書き込む。 - 特許庁

The data of the memory 6 are reduced to the size of the liquid crystal display device of a camera first in a memory controller 7 and then, the display of a first time is performed at the liquid crystal display device by an image display circuit 10.例文帳に追加

このメモリ６のデータはメモリコントローラ７において、まずカメラの液晶表示装置のサイズに縮小された後、画像表示回路１０により液晶表示装置に一回目が表示される。 - 特許庁

The memory controller allocates the number of bits of all the parities available on the prescribed number of pages among the plurality of pages storable to the nonvolatile memory to each page in accordance with error occurrence ratio on each page.例文帳に追加

メモリコントローラは、不揮発性メモリに記憶可能な複数のページのうちの所定数のページで使用可能な全てのパリティのビット数を、各ページのエラー発生率の大きさに応じて各ページ毎に割り振る。 - 特許庁

To provide a memory controller, a nonvolatile memory module, access module, and a nonvolatile memory system for lengthening a whole system even when data are recorded in a plurality of different recording modes.例文帳に追加

複数の異なる記録モードでデータを記録した場合でも、システム全体の寿命を長くすることのできるメモリコントローラ、不揮発性記憶モジュール、アクセスモジュール、不揮発性記憶システムを提供する。 - 特許庁

When the program 26 accesses an address inside the overlay memory 23, an overlay memory controller 24 responds to it and performs an operation so as to inhibit the transfer of the address to the other memory element by the response.例文帳に追加

プログラム２６がオーバーレイ・メモリ２３内のアドレスにアクセスする時、オーバーレイ・メモリ・コントローラ２４がこれに応答し、この応答によって他のメモリ要素へのアドレスの転送を禁止するように動作する。 - 特許庁