「"memory controller"」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

The central switch is physically located on a memory board and made effective for providing a point-to-point bus between the memory controller and a memory device on the memory module in the combination with the parallel connection of the memory module.例文帳に追加

中央スイッチはマザーボード上に物理的に配置され、メモリモジュールの並列接続との組み合わせにおいてメモリコントローラとメモリモジュール上のメモリデバイスとの間のポイントツーポイントバスを提供するのに役立つ。 - 特許庁

The semiconductor device 100A is provided with a memory controller 2 for reading each of the plurality of program data from the storage region 201 and a defect determination circuit 33A for determing the defect of the read program data.例文帳に追加

半導体装置１００Ａは、格納領域２０１から複数のプログラムデータの各々を読み出すメモリコントローラ２と、読み出されたプログラムデータの不良判定を行う不良判定回路３３Ａとを具備する。 - 特許庁

The memory controller 13 is designed to detect motion vector after performing the DMA transfer only differential data to be newly needed for detecting the motion vector from the external RAM 3 to the inner RAM 12 at the time of detecting the motion vector.例文帳に追加

動きベクトル検出の際は、メモリコントローラ１３が、外部ＲＡＭ３から内部ＲＡＭ１２へ、動きベクトル検出に新たに必要とされる差分データのみをＤＭＡ転送して動きベクトルを検出する。 - 特許庁

The digital still camera includes a separated preview engine 104, a burst mode compression/decompression engine 108, an image pipeline, a CCD 150, a CCD controller 102, a memory 160, and a memory controller 110.例文帳に追加

ディジタル・スチル・カメラは、分離したプレビュー・エンジン１０４、バースト・モード圧縮／圧縮解除エンジン１０８、画像パイプライン、ＣＣＤ１５０に加えてＣＣＤコントローラ１０２、及びメモリ１６０に加えてメモリ・コントローラ１１０を含む。 - 特許庁

The memory controller is provided with an access control means for controlling a first access request to be output from the first access unit to be accepted, and for controlling a second access request to be output from the second access unit to be accepted the next.例文帳に追加

メモリ制御装置は、第１のアクセスユニットから出される第１のアクセス要求を受け付けた後に第２のアクセスユニットから出される第２のアクセス要求を受け付けるように制御するアクセス制御手段を有する。 - 特許庁

If a fault occurs to the memory 3, the memory controller 2 reads the data out of the backup memory 11 to repair the data on the disk, thereby preventing the data on the disk from being lost owing to the fault of the memory 3.例文帳に追加

メモリ３に障害が発生した場合に、メモリコントローラ２がバックアップメモリ１１からデータをリードして、ディスクのデータを修復することで、メモリ３の故障によりディスクのデータが失われることを防止することができる。 - 特許庁

The system 100 also includes a memory controller 25 that is configured so as to receive the memory requests and to format the memory requests into memory transactions 33 that are conveyed to a memory device 20 via a memory interface.例文帳に追加

システム１００はメモリコントローラ２５を含み、メモリコントローラ２５は、メモリ・リクエストを受け取るように、そして、メモリインタフェースを介してメモリデバイス２０に運ばれるメモリ・トランザクション３３にメモリ・リクエストをフォーマット化するように構成される。 - 特許庁

When the memory access requests held are issued to the memory devices, the sequence of issuing the memory access requests is controlled from a media delay information that shows the media delay between the memory controller and each of the memory devices.例文帳に追加

保持されたメモリアクセス要求をメモリデバイスに発行する際に、メモリコントローラと各メモリデバイスとの間の配線遅延を示す配線遅延情報に基づき、メモリアクセス要求を発行する順序を制御する。 - 特許庁

A plurality of sub-processors are connected through first communication paths installed in each of them to a main processor, and connected through second communication paths installed in each of them to a memory controller.例文帳に追加

複数のサブプロセッサは、それぞれ個別に設けられた第１の通信経路を介してメインプロセッサに接続されているとともに、それぞれ個別に設けられた第２の通信経路を介してメモリコントローラに接続されている。 - 特許庁

Speed of information to a processor responding to a discriminated result and access operation used for a cache holding mechanism in the memory 200 can be increased by performing hit discrimination of the cache holding mechanism by both of the memory controller 113 and the memory 200.例文帳に追加

キャッシュ保持機構のヒット判定をメモリコントローラとメモリの双方で行うことにより、判定結果に応答するプロセッサへの通知、メモリにおけるキャッシュ保持機構を用いるアクセス動作、を高速化できる。 - 特許庁

Then, the NAND-Flash memory controller 10 creates an error correction code in the determined data size and performs control to write the created error correction code to the NAND-Flash memory 20.例文帳に追加

そして、ＮＡＮＤ−Ｆｌａｓｈメモリコントローラ１０は、決定されたデータサイズの誤り訂正符号を生成し、生成された誤り訂正符号をＮＡＮＤ−Ｆｌａｓｈメモリ２０に書き込むように制御する。 - 特許庁

To provide a shared memory control method and a shared memory controller for reducing the system cost by eliminating restriction of a multi- screen function and a sense of incongruity of visual effects between display of video data and updated OSD drawn image.例文帳に追加

マルチ画面機能の制約及び映像データの表示とOSD描画更新の見た目の違和感を排除して、システムコストの低減を図ることが可能な共有メモリ制御方法及び共有メモリ制御装置を提供する。 - 特許庁

To reduce, in a flash memory system, the number of data transfer operations and data writing operations from a buffer within a memory controller to a flash memory without interfering with access to the flash memory by a host system.例文帳に追加

フラッシュメモリシステムにおいて、ホストシステムによるフラッシュメモリへのアクセスに支障を来たさずに、メモリコントローラ内のバッファからフラッシュメモリへのデータ転送動作及びフラッシュメモリへのデータ書込み動作の実行回数を減らす。 - 特許庁

When the distance from a pretreatment liquid applicator 30 to print heads 21, 22 is changed, a stepping motor control circuit drives a stepping motor 98 based on transfer speed data read by a memory controller.例文帳に追加

前処理液塗布器３０から印字ヘッド２１，２２までの距離を変更するに当たっては、メモリコントローラによって読み出された搬送速度データに基づいてステッピングモータ制御回路がステッピングモータ９８を駆動する。 - 特許庁

The synchronous burst memory 13 has a function of inputting the wrap switch signal 21 via an input terminal 23 from the memory controller 12 and setting an operation mode depending on the wrap switch signal 21 in the mode register 14.例文帳に追加

同期式バーストメモリ１３は、メモリコントローラ１２から入力端子２３を介してラップ切替え信号２１を入力し、ラップ切替え信号２１に応じて動作モードをモードレジスタ１４に設定する機能を有する。 - 特許庁

The scheduler 512 makes the PE group shown by the group identification information set in the PE execute the task having occurred in the memory band width set to the memory controller by the band setting part 511.例文帳に追加

スケジューラ５１２は、ＰＥに設定されたグループ識別情報によって示されるＰＥグループに対して、帯域設定部５１１によってメモリコントローラに設定されたメモリ帯域幅で発生されたタスクを実行させる。 - 特許庁

To provide a semiconductor device that can be inexpensively manufactured by reducing a chip area of a semiconductor chip and that of a memory controller, and also that achieves relaxation in spatial restrictions between chips in a multi-chip package.例文帳に追加

半導体チップ及びメモリコントローラのチップ面積を削減して低コストで製造することが可能であり、同時にマルチチップパッケージにおけるチップ間の空間的制約を緩和した半導体装置を提供する。 - 特許庁

The processors 101 invalidate the first entry information in the processor caches 102, and output replies representing that the latest data designated by the first address information is in the main memory 107 to the memory controller 105.例文帳に追加

プロセッサ１０１は、プロセッサキャッシュ１０２の第１エントリ情報を無効化し、第１アドレス情報で特定される最新データが主記憶装置１０７にあることを示す返信をメモリコントローラ１０５へ出力する。 - 特許庁

Depending upon setting contents of the register fields, it is made easy to obtain an adequate solution for a tradeoff between the bus transfer capability of the PCI controller on the PCI bus and the occupation rate of the memory bus by the memory controller.例文帳に追加

レジスタフィールドの設定内容次第で、ＰＣＩコントローラによるＰＣＩバス上におけるバス転送能力とメモリコントローラによるメモリバスの占有率とのトレードオフに対して妥当な解決を図り易くなる。 - 特許庁

A digital audio signal is supplied to an audio compression encoder/decoder 25, and the compressed signal is saved once in DRAM 27 (Dynamic Random Access Memory) via a memory controller 26 and them supplied to EFM and CIRC encoder/decoder 28.例文帳に追加

デジタルオーディオ信号が音声圧縮エンコーダ／デコーダ２５に供給され、圧縮された信号はメモリコントローラ２６を介してＤＲＡＭ２７に一度蓄えられてＥＦＭ及びＣＩＲＣエンコーダ／デコーダ２８に供給される。 - 特許庁

To provide a memory controller, a semiconductor integrated circuit apparatus, a microcomputer, and electronic equipment in which reading and writing for an SDRAM can be guaranteed when critical processing is performed without missing the number of times required for refreshing.例文帳に追加

リフレッシュに必要な回数を逃す事無く、かつクリティカルな処理を行う場面でＳＤＲＡＭへの読み書きを保証することができるメモリコントローラ、半導体集積回路装置、マイクロコンピュータ及び電子機器の提供。 - 特許庁

During a period T7-T8 of data transfer T6-T9 between a memory controller Memo_Cnt and one nonvolatile memory device Memo_Dv0 via an internal common bus Int_Bus, data transfer is interrupted.例文帳に追加

内部共通バスＩｎｔ＿Ｂｕｓを介してのメモリコントローラＭｅｍｏ＿Ｃｎｔと１つの不揮発性メモリデバイスＭｅｍｏ＿Ｄｖ０の間のデータ転送Ｔ６〜Ｔ９の間Ｔ７〜Ｔ８に、このデータ転送を中断する。 - 特許庁

The nonvolatile semiconductor memory system includes a memory chip 21 including a memory cell array formed by arraying electrically rewritable nonvolatile memory cells, and a memory controller 22 for controlling each operation in the nonvolatile memory.例文帳に追加

この不揮発性半導体記憶システムは、電気的に書き換え可能な不揮発性メモリセルを配列してなるメモリセルアレイを備えたメモリチップ２１と、不揮発性メモリでの各動作の制御を行うメモリコントローラ２２とを備えている。 - 特許庁

When the charging voltage becomes lower than a first set value, a voltage detection circuit 12 outputs a warning signal (DET_VDD) to notify the memory controller that the charging voltage has become lower than the first set.例文帳に追加

電圧検出回路１２は、充電電圧が第１の設定値より低くなったときに、充電電圧が第１の設定値より低くなったことをメモリコントローラに通知する警告信号（ＤＥＴ＿ＶＤＤ）を出力する。 - 特許庁

When there is no required local picture data in the external memory 102, the memory controller 101 acquires and retains the local decoding picture data from the external memory 21, and stores the local decoded picture data on the internal memory 102.例文帳に追加

また、必要な局所画像データが内部メモリ１０２に存在しない場合、メモリコントローラ１０１は、外部メモリ２１からその局所復号画像データを取得して保持するとともに、内部メモリ１０２に記憶させる。 - 特許庁

When a power saving mode is designated from a host system, a semiconductor memory controller 4 controls the supply of a low power supply voltage VL through a supply voltage switching circuit 5 to a semiconductor memory (silicon disk device) 3.例文帳に追加

半導体記憶装置コントローラ４は、上位システムから節電モードが指定されると、供給電圧切替回路５を介して半導体記憶装置（シリコンディスク装置）３へ低電源電圧ＶＬを供給させる。 - 特許庁

As an interface for exchanging image data between a memory controller for controlling the image memory for storing image data reading an original and external equipment, both SCSI and IEEE139 can be utilized.例文帳に追加

原稿を読み取った画像データを記憶する画像メモリを制御するメモリコントローラと外部機器との間で画像データのやり取りを行うインターフェイスとして、ＳＣＳＩとＩＥＥＥ１３９４の両方を利用できる。 - 特許庁

A NAND-Flash memory controller 10 measures a time required for deleting data stored in a NAND-Flash memory 20 and determines the data size of an error correction code according to the measured time.例文帳に追加

ＮＡＮＤ−Ｆｌａｓｈメモリコントローラ１０は、ＮＡＮＤ−Ｆｌａｓｈメモリ２０に記憶されたデータの消去に要した時間を計測し、計測された時間に応じて、誤り訂正符号のデータサイズを決定する。 - 特許庁

The home node includes a local interconnect, a node controller coupled between the local interconnect and the node interconnect, a home system memory, and a memory controller coupled to the local interconnect and the home system memory.例文帳に追加

ホーム・ノードは、ローカル相互接続と、ローカル相互接続とノード相互接続との間に結合されるノード制御装置と、ホーム・システム・メモリと、ローカル相互接続及びホーム・システム・メモリに結合されるメモリ制御装置とを含む。 - 特許庁

In the case where the free capacity of the memory is less than the optimal capacity and equal to or more than a guarantee memory capacity that is a total sum of memory capacities required for processing of the filters, the memory controller 20 allocates the guarantee memory capacity.例文帳に追加

また、メモリの空き容量が、最適容量よりも少なく、かつ各フィルタの処理に必要なメモリ容量の総和である保障メモリ容量以上である場合は、保障メモリ容量を割り当てる。 - 特許庁

In such a process, if required, a memory controller changes automatic refresh bank order, while the automatic refresh operation is executed on arbitrary memory banks, a read and write operation are enabled in other memory banks.例文帳に追加

このような過程は、必要な場合、メモリ制御器が自動リフレッシュバンク順序を変更できるようにし、自動リフレッシュ動作が任意のメモリバンクで実行されると共に、他のメモリバンクではリードとライト動作を可能とする。 - 特許庁

A signal line driving circuit 2 in the liquid crystal display device of this invention has a data sampling circuit 11, a latch circuit 12, a D/A converter 13, an amplifier 14, a selector 15, a timing adjustment circuit 16, and a memory controller 17.例文帳に追加

本発明の液晶表示装置内の信号線駆動回路２は、データサンプリング回路１１と、ラッチ回路１２と、Ｄ／Ａ１３と、アンプ１４と、セレクタ１５と、タイミング調整回路１６と、メモリコントローラ１７とを有する。 - 特許庁

To obtain a memory controller and a memory controlling method capable of managing the data areas of a memory more efficiently and also to obtain a computer readable storage medium where a program making a computer execute it is recorded.例文帳に追加

メモリのデータ領域をより効率的に管理できるメモリ制御装置並びにメモリ制御方法およびこれをコンピュータに実行させるプログラムを記録したコンピュータ読取り可能な記憶媒体を提供する。 - 特許庁

Thus, the memory controller 20 can receive read data by the internal clock signal for reception, when the number of delayed clocks elapses after a read command has been issued in the case of receiving the read data (DQ signal).例文帳に追加

これにより、メモリコントローラ２０は、リードデータ（ＤＱ信号）を受信するにあたり、リードコマンドを発行してから、遅延クロック数経過した時点で、受信用内部クロック信号によりリードデータを受信することができる。 - 特許庁

The memory card/module includes means for controlling the partitioning of the one or more memory devices, and the memory controller is configured to operate the one or more memory devices in accordance with the partition information.例文帳に追加

メモリカード／モジュールは、１つ又は複数のメモリ装置のパーティショニングを制御する手段を含んでおり、メモリコントローラは、パーティション情報に従って１つ又は複数のメモリ装置を動作させるべく構成されている。 - 特許庁

Also, the memory controller 900 receives access to the final address, and when the issue of the access to a memory is determined, outputs a notification signal, and starts access from a second bus master in response to the notification signal.例文帳に追加

またメモリコントローラ９００は、最終アドレスへのアクセスを受けとり、アクセスがメモリへ発行される順番が確定すると通知信号を出力し、通知信号に応じて第２のバスマスタからのアクセスを開始する。 - 特許庁

The method also includes issuing commands to the selected one of the nonvolatile memory controller and the volatile memory via the shared interrace via the shared control signals.例文帳に追加

本発明の方法は、さらに、上記共通化された各制御信号を介して、選択された非揮発性メモリコントローラ、および揮発性メモリの一方に対して、各コマンドを共通化インターフェースを介して出力することを含む。 - 特許庁

The memory system includes a memory controller 10, transmission lines including transmission lines L1-L3 having predetermined characteristic impedance, and memory units 11, 12 having memory modules 21, 22, 31, 32 connected to the transmission lines.例文帳に追加

メモリシステムは、メモリコントローラ１０、所定の特性インピーダンスを有する伝送線路Ｌ１〜Ｌ３を含んでなる伝送線路、及び伝送線路に接続されるメモリモジュール２１，２２，３１，３２を備えるメモリ装置１１，１２を備える。 - 特許庁

The image memory part is connected to the bus via the memory controller, the image processing part is connected to the bus, and the image data read from the image memory and the image data written in the image memory are transmitted via the bus.例文帳に追加

バスに対して、画像メモリ部がメモリコントローラを介して接続されると共に、画像処理部が接続され、画像メモリに書き込まれる画像データおよび画像メモリから読み出された画像データがバスを通じて伝送される。 - 特許庁

Accordingly, even if the memory controller 108 of the nonvolatile storage device 103 does not have a refresh function, the data holding period can be lengthened (extended) as compared to the data holding period of a nonvolatile memory 109 single body.例文帳に追加

したがって、不揮発性記憶装置１０３が有するメモリコントローラ１０８がリフレッシュ機能を有していなくても、データ保持期間を不揮発性メモリ１０９単体のデータ保持期間よりも長く（延長）することができる。 - 特許庁

In the initialized state verifying method of a nonvolatile memory device, first, a block (or a page) initialization verify command and a block (or a page) address instructing the block (or the page) to be verified are received from a memory controller.例文帳に追加

不揮発性メモリ装置の初期化状態検証方法は、まず、メモリコントローラからブロック（又は、ページ）初期化検証命令及び検証されるブロック（又は、ページ）を指示するブロック（又は、ページ）アドレスを受信する。 - 特許庁

The semiconductor device adopts a multiplexer (13) which select the memory controller or the built-in self-test circuit in a switchable manner as a circuit for connecting to the memory interface conforming to the control information input from the outside through the TAP controller.例文帳に追加

ＴＡＰコントローラを介して外部から入力する制御情報に従ってメモリインタフェースに接続する回路としてメモリコントローラ又ビルトインセルフテスト回路を切り替え可能に選択するマルチプレクサ（１３）を採用する。 - 特許庁

Then, either the encoding data of a JPEG codec 23 or of the JBIG codec 25 is selected by a multiplexer 26, depending on the colored or monochrome mode setting, and stored to an image memory 5 via a memory controller 4.例文帳に追加

そして、カラーまたはモノクロのモード設定に応じてＪＰＥＧコーデック２３、ＪＢＩＧコーデック２５のいずれかの符号化データがマルチプレクサ２６によって選択され、メモリコントローラ４を介して画像メモリ５に記憶される。 - 特許庁

An enable signal is provided from the memory controller 100 to one of second integrated circuit memory devices to thereby enable implementation of the mode register set command for the second integrated circuit memory devices during the mode register set operation.例文帳に追加

イネーブル信号は、メモリコントローラ１００から、第２集積回路メモリ装置のうち一つに提供され、モードレジスタセットの動作の間に、第２集積回路メモリ装置についてのモードレジスタセットの命令の実行をイネーブルさせる。 - 特許庁

A memory controller 20 generates an internal clock signal for receiving a DQ signal, based on continuous inversion signals and a reference clock signal by receiving the continuous inversion signals from a DRAM 30_2 as pseudo-clock signals.例文帳に追加

メモリコントローラ２０は、ＤＲＡＭ３０_２から擬似的なクロック信号として連続反転信号を受けて、連続反転信号及び基準クロック信号に基づいてＤＱ信号の受信用内部クロック信号を生成する。 - 特許庁