「"memory controller"」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

The camera DSP 21c applies data conversion and resolution conversion to the image data after being thinned out to convert the data into image data Y, Cb, Cr, which are fed to a memory controller 22.例文帳に追加

カメラＤＳＰ２１ｃは、間引き後の画像データにデータ変換及び解像度変換を行って、Ｙ，Ｃｂ，Ｃｒの画像データに変換してメモリコントローラ２２に供給する。 - 特許庁

When a reading or writing request is issued to a buffer block in which any data are written once, the memory controller 12 operates the reading or writing of data as requested.例文帳に追加

一度書き込まれたバッファブロックに対して、読み出しあるいは書き込み要求があった場合、メモリコントローラ１２は、要求通りにデータの読み出しあるいは書き込みを行う。 - 特許庁

A memory controller is adapted to process requests for access to the data items stored in the memory banks in accordance with a specified bank access sequence.例文帳に追加

メモリコントローラは、これらメモリバンク内に格納されているこれらデータ項目へのアクセスに対するリクエストをある指定されるバンクアクセスシーケンスに従って処理するように適合される。 - 特許庁

A host 11 executes a host application, determines the number of interleaves, which indicates the number of banks to be driven in parallel in the non-volatile memory 13, and notifies the memory controller 12 of the number of interleaves.例文帳に追加

そして、ホスト１１は、ホストアプリケーションを実行し、不揮発性メモリ１３のバンクを並列動作させる個数を示すインターリーブ数を決定して、メモリコントローラ１２に通知する。 - 特許庁

This device is provided with a memory cell array and an information changing circuit, an the information changing circuit is provided with a register for storing outside depth information outputted from a memory controller.例文帳に追加

メモリセルアレイ及び情報変更回路を備え、情報変更回路は、前記メモリコントローラから出力される外部深さ情報を貯蔵するレジスターを備える。 - 特許庁

To provide a memory controller, a chip and a method for performing data transfer to an LCD (liquid crystal display) so that disturbance is not generated in the display of the LCD.例文帳に追加

本発明の目的は、ＬＣＤの表示に乱れが発生しないようにＬＣＤにデータ転送をおこなうためのメモリコントローラ、チップおよび方法を提供することにある。 - 特許庁

Further, the memory controller erases the erasure instruction data of the image data subjected to the main erasure processing from the management block and writes the management information of the newly recorded image data.例文帳に追加

また、メモリコントローラは管理ブロックから本消去処理を行った画像データの消去指示データを消去して、新たに記録した画像データの管理情報を書き込む。 - 特許庁

To provide a memory controller, a memory module and a memory control method, allowing continuous use even when a defective area occurs in a storage device after shipping.例文帳に追加

出荷後において記憶装置に不良領域が生じた場合でも継続して使用することができるメモリ制御装置、メモリモジュール及びメモリ制御方法の提供。 - 特許庁

A memory controller 12 selects only varied update data from data stored in the EEPROM 21 during print operation and writes the selected update data in the EEPROM 21 upon finishing print operation.例文帳に追加

ここで、メモリコントローラ１２は、印刷中にＥＥＰＲＯＭ２１の格納データから変化した更新データのみを選定し、印刷終了時に該ＥＥＰＲＯＭ２１に書込む。 - 特許庁

When a flash memory controller receives access to the storage region of the boot program from a CPU (a step S101), the flash memory controller outputs the read data to the CPU only when deciding that the corresponding block is not defective, from decision based on an ECC in data read from the corresponding page (steps S105, S106) and decision based on block information (step S109).例文帳に追加

フラッシュメモリコントローラは、ＣＰＵからブートプログラムの記憶領域へのアクセスを受けると（ステップＳ１０１）、対応するページから読み出したデータ中のＥＣＣに基づく判定（ステップＳ１０５，Ｓ１０６）と、ブロックインフォメーションに基づく判定（ステップＳ１０９）により、対応するブロックが不良でないと判定した場合のみ、読み出したデータをＣＰＵに出力する。 - 特許庁

In the signal transmission system which performs signal transmission through signal wiring 4-1 to 3 between a memory 1 and a memory controller 2 mounted on a printed circuit board 3, if the noise or the jitters is increased by wiring length resonance at a specified data rate for the memory 1 and the memory controller 2, the system has registers 6-1, 6-2 which hold information of the data rate.例文帳に追加

プリント回路基板３上に搭載されたメモリ１とメモリコントローラ２との間で信号配線４−１〜３を通じて信号伝送を行う信号伝送システムにおいて、メモリ１とメモリコントローラ２に、特定のデータレートで配線長共振によるノイズやジッタ増加が起こる場合において、このデータレートの情報を保持するレジスタ６−１、６−２を有する。 - 特許庁

In the memory device 410, a first step of detecting a sync_pulse SYNC_PULSE with the rising edge and the falling edge of the internal clock INTERNAL_CLK, a second step of transmitting the detection result of the sync pulse SYNC_PULSE to a memory controller 460, and a third step of tuning the timing of the command by the memory controller 460 are executed.例文帳に追加

メモリ装置４１０において、内部クロックＩＮＴＥＲＮＡＬ＿ＣＬＫの立上がりエッジと立下がりエッジとでシンクパルスＳＹＮＣ＿ＰＵＬＳＥを検出する第１のステップと、シンクパルスＳＹＮＣ＿ＰＵＬＳＥの検出結果をメモリコントローラ４６０に伝達する第２のステップと、メモリコントローラ４６０がコマンドのタイミングをチューニングする第３のステップとが実行されることを特徴とする。 - 特許庁

To provide a memory controller which has no delay of an access time, even if input/output data vary in amount as a memory controller which has the same number of input lines and output lines and performs access control, when a memory which has a burst mode is used while the number of effective lines is varied corresponding to the amount of input/output data.例文帳に追加

同一複数の入力ライン及び出力ラインを有し、バーストモードを有するメモリを、有効ラインの数を入出力データ量に応じて変更して用いる際のアクセス制御を行うメモリ制御装置において、入出力データ量の変動が生じてもアクセス時間の遅延を生じないメモリ制御装置を提供すること。 - 特許庁

An address management table (AT) and an address management table index (ATI) thereof are stored in a main memory 104 of the memory controller so that its physical address is updated as needed, and an address management table index pointer (ATI pointer) instructing the physical address of the ATI is recorded in a nonvolatile auxiliary storage memory 101 provided within the memory controller.例文帳に追加

メモリコントローラの主記憶メモリ１０４内に、アドレス管理テーブル（ＡＴ）とアドレス管理テーブルインデックス（ＡＴＩ）とをその物理アドレスが随時更新されるように格納し、且つＡＴＩの物理アドレスを指し示すアドレス管理テーブルインデックスポインタ（ＡＴＩポインタ）をメモリコントローラ内に備えられた不揮発性補助記憶メモリ１０１に記録する。 - 特許庁

For a controller of hybrid equipment, the SRAM and an SRAM controller equipped with a cache memory controller and a fast memory controller are arranged in the form of provision from a CPU, and the SRAM is reconstituted dynamically with the cache memory and fast memory according to whether a performed process is proper to make memory access fast irrelevantly to the process.例文帳に追加

複合機器の制御装置において、ＣＰＵから提げる形でＳＲＡＭと、キャッシュメモリコントローラ及び高速メモリコントローラを備えたＳＲＡＭ制御コントローラを配置する事により、行なわれる処理の適不適に応じてＳＲＡＭをキャッシュメモリ、高速メモリと動的に再構成することによって、処理によらずメモリアクセスの高速化を実現するシステム。 - 特許庁

In the memory system comprising the memory controller and a memory module mounted with DRAMs, a buffer is mounted on the memory module, the buffer and the memory controller are connected to each other via data wiring, command/address wiring, and clock wiring, the DRAMs and the buffer on the memory module are connected to each other via internal data wiring, internal command/address wiring, and clock wiring.例文帳に追加

メモリコントローラと、ＤＲＡＭを搭載したメモリモジュールとを備えたメモリシステムにおいて、メモリモジュール上にバッファを搭載し、このバッファとメモリコントローラとをデータ配線、コマンド・アドレス配線、及び、クロック配線によって接続し、メモリモジュール上のＤＲＡＭとバッファとを内部データ配線、内部コマンド・アドレス配線、及び、内部クロック配線によって接続した構成を有する。 - 特許庁

The DDR (double data rate) memory system is provided with a function for controlling ODT (on die termination) for each chip select, and is further provided with a memory controller, a first data bus and a second data bus connected to the memory controller, a first chip select connected to the first data bus, and a second chip select connected to the first data bus and the second data bus.例文帳に追加

チップセレクトごとにＯＤＴ（On Die Termination）を制御する機能を備えたＤＤＲ（Double Data Rate）メモリシステムであって、メモリコントローラと、メモリコントローラに接続された、第１のデータバス及び第２のデータバスと、第１のデータバスに接続された第１のチップセレクトと、第１データバス及び前記第２のデータバスに接続された第２のチップセレクトと、を備えている。 - 特許庁

The digital camera 2 has a memory controller 42 and it divides photographed picture data into sectors S1 to Smax, distributes the sectors S1 to Smax into FM1 to FM3, and records them (striping).例文帳に追加

デジタルカメラ２は、メモリコントローラ４２を備え、撮影された画像データをセクタＳ１〜Ｓｍａｘに分割し、セクタＳ１〜ＳｍａｘをＦＭ１〜ＦＭ３に分散して記録する（ストライピング）。 - 特許庁

In a recording mode, the CCD interface 21a applies thinning and gamma correction or the like to the image data from the image generating section and writes the resulting data to the image memory 32 through the memory controller 22.例文帳に追加

記録モードでは、ＣＣＤインターフェース２１ａは、画像生成部１０からの画像データを間引きやガンマ補正等の後にメモリコントローラ２２を通じてイメージメモリ３２に書き込む。 - 特許庁

The DRAM 9 stores JPEG data reproduced from the external storage medium 11, applies JPEG expansion to the data and an LCD 8 displays the expanded image via the memory controller 5 and a buffer memory 6.例文帳に追加

外部記憶媒体１１から再生したＪＰＥＧデータをＤＲＡＭ９に記憶し、次にＪＰＥＧ伸張し、メモリコントローラ５、バッファメモリ６を介してＬＣＤ８により表示する。 - 特許庁

A retrial recognition circuit 13 stores the volume of transfer data from the start of data transfer up to the reception of a retrial request from a memory controller 6 and recognizes the capacity of an FIFO 7 in the controller 6.例文帳に追加

リトライ認識回路13は、データ転送を始めてから、メモリコントローラ6によってリトライ要求を受けるまでの転送データ量を記憶し、これによりメモリコントローラ内FIFO7の容量を認識する。 - 特許庁

The memory devices 20a, 20b are connected to the memory controller 10, of which the copying of data from built-in volatile memories 22a, 22b to corresponding nonvolatile memories 21a, 21b is available.例文帳に追加

メモリコントローラ１０には、内蔵する揮発性メモリ２２ａ、２２ｂから対応する不揮発性メモリ２１ａ、２１ｂへのデータのコピーが可能になっているメモリデバイス２０ａ、２０ｂが接続される。 - 特許庁

The flash memory module is mounted with a connector 14a to be electrically connected to a bus of a host system, a flash memory 2, and a memory controller 3 on a substrate, so as to be mounted inside the host system.例文帳に追加

ホストシステムの持つバスに電気的に接続されるコネクタ１４ａと、フラッシュメモリ２と、メモリコントローラ３とを、基板に搭載し、ホストシステムの内部に実装されるようになっている。 - 特許庁

At the time of writing the picture data in the buffer block for the first time, the memory controller 12 stores and manages the data, and writes the initial data in the buffer block, and then writes the picture data.例文帳に追加

初めて画像データをバッファブロックに書き込もうとする場合、メモリコントローラ１２は、これを記憶・管理し、このバッファブロックに、まず、初期データを書き込んでから、画像データを書き込む。 - 特許庁

To provide a cache memory controller capable of restoring a cache memory to a pre-reset state in an extremely short time even when the cache memory is reset during data supply processing when a cache mistake is generated.例文帳に追加

キャッシュミス時のデータ補給処理時にリセットがかかってもキャッシュメモリをリセット前の状態に極力短時間で復旧することができるキャッシュメモリ制御装置を提供する。 - 特許庁

Each memory device includes a series input/output interface between other memory devices and a memory controller, which outputs a command in a bit stream, the bit stream conforming to a modular command protocol.例文帳に追加

各メモリデバイスは、他のメモリデバイス及びメモリコントローラとの間用の直列入出力インターフェースを有し、メモリコントローラはビットストリームでコマンドを出し、ビットストリームはモジュラコマンドプロトコルに従う。 - 特許庁

Each sequencer comprises a memory that stores a parameter for execution of the sequencer, a memory controller, a loop counter, a sequence controller and an interface unit that handles transmission and reception of signals with an external unit of the sequencer.例文帳に追加

各シーケンサは、自身の実行用のパラメータを格納するメモリ、メモリコントローラ、ループカウンタ、シーケンスコントローラ、該シーケンサの外部との信号の送受信を行うインタフェース部を備える。 - 特許庁

To solve the problem associated with the increase in power consump tion caused by a wiring capacitance when connecting a board, on which a memory and a memory controller or the like are formed, onto a display board.例文帳に追加

メモリやメモリコントローラ等が形成された基板を、ディスプレイ基板上に接続する際に問題となる、配線容量による消費電力増大の問題を解決することを課題とする。 - 特許庁

To provide a memory controller, a memory system and a memory control method suitable for storing data whose rewrite frequency is high and data whose rewrite frequency is low in a flash memory and a nonvolatile memory whose random access is possible.例文帳に追加

書き換え頻度が高いデータと低いデータをフラッシュメモリとランダムアクセスが可能な不揮発性メモリとに保存するときに好適なメモリコントローラ、メモリシステム及びメモリ制御方法の提供。 - 特許庁

An image memory controller 52 writes the corrected image data in the memory unit 40, and reads and outputs the image data from the memory unit 40 according to engine characteristics of the image forming apparatus 10.例文帳に追加

画像メモリコントローラ５２は、補正処理後の画像データをメモリユニット４０に書き込み、画像形成装置１０のエンジン特性に合わせてメモリユニット４０から画像データを読み出して出力する。 - 特許庁

This memory controller is provided with a writing control part 24 for transmitting writing permission signal to each bit of a memory device 20 and a data control part 22 for applying data to each bit of a data memory.例文帳に追加

メモリデバイス２０の各ビットに対してそれぞれ書き込み許可信号を送信する書き込み制御部２４と、データメモリの各ビットに対してデータを与えるデータ制御部２２を有する。 - 特許庁

A memory card includes: a nonvolatile memory 22 having card identification information offered to each memory card; and a memory controller 21 for controlling the writing, reading and erasure of data with respect to a nonvolatile memory 22.例文帳に追加

メモリカード個々に付与されたカード識別情報を有する不揮発性メモリ２２と、不揮発性メモリ２２へのデータの書き込み、読み出し、及び消去を制御するメモリコントローラ２１とを備える。 - 特許庁

When the error of the storage data 50 is within an error correction capability range of an Error Check and Correct (ECC) circuit 34, the memory controller 3 outputs entity data contained in the error corrected storage data 50.例文帳に追加

格納データ５０のエラーがＥＣＣ回路３４のエラー訂正能力の範囲内である場合、メモリコントローラ３は、エラー訂正された格納データ５０に含まれる実体データを出力する。 - 特許庁

To provide combination of cheap structure by making it possible to assemble a switch device for a general power seat on a device equipped with a control means (for example, memory controller unit).例文帳に追加

制御手段（例えば、メモリコントローラユニット）を装備しているものに、一般的なパワーシート用スイッチ装置を組付け可能とすることにより、安価な構造の組み合わせを提供できるようにする。 - 特許庁

By conducting the above, the wiring capacitance of the connecting portion between a driving circuit and the memory controller or the like which constitute of the display is reduced and a display device having a low power consumption is provided.例文帳に追加

これによって、ディスプレイを構成する駆動回路とメモリコントローラ等との接続部分の配線容量を低減し、消費電力の少ない表示装置を提供することができる。 - 特許庁

For ODT control in the memory module system, only one pin from a memory controller of memory devices is used to transmit a command signal indicating one activated memory device.例文帳に追加

メモリモジュールシステム内のＯＤＴ制御において、メモリ装置のうちメモリ制御器から一つのピンのみが、活性化された一つのメモリ装置を示す命令信号を伝送するために使われる。 - 特許庁

To provide a memory controller and a flash memory system that stop processing for a flash memory when a source voltage supplied to the flash memory system drops below a predetermined voltage.例文帳に追加

フラッシュメモリシステムに供給される電源電圧が所定の電圧より低くなったときに、フラッシュメモリに対する処理を停止させるメモリコントローラおよびフラッシュメモリシステムを提供する。 - 特許庁

Thereby, the memory controller is not required to apply a pre-charge instruction separately before a refresh- instruction in order to refresh the opened bank, only one refresh-instruction may be applied.例文帳に追加

これにより、オープンされたバンクに対するリフレッシュのためにメモリコントローラがリフレッシュ命令前にプリチャージ命令を別途に印加する必要がなく、リフレッシュ命令一つだけ印加すればよい。 - 特許庁

To provide a synchronous memory controller capable of exactly calculating a phase difference between data and a clock signal without adding data pins of the synchronous memory, and to provide a data transfer system.例文帳に追加

同期型メモリのデータピンを追加することなく、データとクロック信号との位相差を正確に算出することが可能な同期型メモリ制御装置及びデータ転送システムを提供すること。 - 特許庁

To simplify the configuration of bus between an input/output interface and a memory controller, to improve the bus use efficiency and to accelerate the data transfer speed.例文帳に追加

電子印刷装置用の画像処理コントローラにおいて、入出力インターフェースとメモリコントローラとの間のバス構成を簡単化し、且つバス使用効率を上げ、データ転送速度を上げる。 - 特許庁

According to contents set by the BIOS 3, the memory controller 4 supplies the signal of a signal strength for making suitable the buffer capability of each of semiconductor memories to the memory module 2.例文帳に追加

メモリコントローラ４は、ＢＩＯＳ３によって設定された内容に従い、各半導体メモリのバッファ能力を適度にする信号強度の信号をメモリモジュール２に供給する。 - 特許庁

The issuance system 100 has a bus 130, a memory controller, bus interface units 116, 118, 120 and a BIU means is connected between the bus means and the DMAC means.例文帳に追加

この発行システム１００は、バス１３０と、メモリコントローラ１２２と、バスインターフェースユニット１１６，１１８，１２０を有し、ＢＩＵ段は、前記バス手段と前記ＤＭＡＣ手段との間に接続される。 - 特許庁

To provide a memory controller and a flash memory system therewith capable of enhancing an allowable level to the occurrence of defective blocks without reducing the efficiency for using a flash memory.例文帳に追加

フラッシメモリの使用効率を低下させることなく、不良ブロックの発生に対する許容量を向上させることができるメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステムを提供する。 - 特許庁

Respective SLDRAM(sink link dynamic random access memory) 5.0 to 5.n execute a test of an internal memory part in accordance with an execution command that is given from a memory controller 3 and give a defective address to the controller 3.例文帳に追加

ＳＬＤＲＡＭ５．０〜５．ｎの各々は、メモリコントローラ３からテスト実行コマンドが与えられたことに応じて内蔵メモリ部２４のテストを実行し、不良アドレスをメモリコントローラ３に与える。 - 特許庁

The memory controller 32 accesses either the master flash memory 33 or the slave flash memory 34 according to information provided by a host system 31 connected thereto via an external bus 36.例文帳に追加

メモリコントローラ３２は、外部バス３５を介して接続されているホストシステム３１から供給される情報に従って、マスタ側のフラッシュメモリ３３又はスレーブ側のフラッシュメモリ３４にアクセスする。 - 特許庁