「"memory controller"」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

The dedicated serial data buses and/or control buses may be configured to provide unbuffered access to the individual memory devices from the memory controller.例文帳に追加

前記専用直列データバス及び／又はコントロールバスは、前記メモリコントローラから前記それぞれのメモリデバイスにバッファされないアクセスを提供するように形成できる。 - 特許庁

To provide a memory circuit, in which refresh operation can be automatically performed inside, without the supply of a command from a memory controller in a normal state.例文帳に追加

通常状態において、メモリコントローラからのコマンド供給なくても、内部で自動的にリフレッシュ動作を実行することができるメモリ回路を提供する。 - 特許庁

A memory controller 3 controls the read coordinates of the keystone image memory 2 depending on the coordinate information, reads the image data and accumulates them in a block memory 5.例文帳に追加

メモリコントローラ３は、座標情報に従ってキーストン用画像メモリ２のリード座標を制御し、画像データを読み出してブロックメモリ５に蓄積する。 - 特許庁

The semiconductor memory device includes a nonvolatile memory for storing data and a memory controller for controlling an operation of the nonvolatile memory.例文帳に追加

本発明による半導体メモリ装置は、データを格納するための不揮発性メモリと、不揮発性メモリの動作を制御するためのメモリコントローラとを含む。 - 特許庁

To provide a memory controller that increases area use efficiency by accommodating devices of a plurality of bus widths while suppressing increase in the number of terminals.例文帳に追加

端子数の増加を抑えながら複数のバス幅のデバイスに対応することができ、エリアの利用効率の高いメモリ制御装置を提供すること。 - 特許庁

The memory controller 34 outputs auxiliary data for controlling the quantity of light of the laser light at the outside of the range corresponding to pixels in the scanning range of the laser light.例文帳に追加

メモリコントローラ３４は、レーザ光の走査範囲における画素に対応する範囲の外部でのレーザ光の光量を制御する補助データを出力する。 - 特許庁

An encoder/decoder decodes a reproduced signal supplied through a RF amplifier, and supplies reproduced data to a DRAM 12 through a memory controller.例文帳に追加

エンコーダ／デコーダ１３は、ＲＦアンプ１６を介して供給された再生信号をデコードし、メモリコントローラ１１を介して再生データをＤＲＡＭ１２に供給する。 - 特許庁

The memory controller performs I/O to a storage area in the flash memory identified from the I/O destination information included in the I/O command from the storage controller.例文帳に追加

メモリコントローラは、ストレージコントローラからのＩ／Ｏコマンドが有するＩ／Ｏ先情報から特定される、フラッシュメモリ内の記憶領域に対してＩ／Ｏを行う。 - 特許庁

To relax restriction of wiring between an SDRAM and a memory controller without providing a circuit in consideration of glitch noise of a data strobe signal.例文帳に追加

データストローブ信号のグリッジノイズに配慮した回路を具備することなく、ＳＤＲＡＭとメモリコントローラ間の配線制限を緩和することを目的とする。 - 特許庁

To provide a memory controller, which provides a mainframe with a plurality of external volumes as one virtual volume without deteriorating write performance.例文帳に追加

本発明の記憶制御装置は、ライト性能を低下させずに、複数の外部ボリュームを一つの仮想ボリュームとしてメインフレームに提供することができる。 - 特許庁

Furthermore, a signal read from the frame memory 6 is fed to a video signal processing circuit 11 through the memory controller 7 and an output interface circuit 8.例文帳に追加

さらにフレームメモリ６から読み出された信号がメモリコントローラ７、出力インターフェース回路８を通じてビデオ信号処理回路１１に供給される。 - 特許庁

The memory controller for controlling access to a flash memory 11 comprises address registers 23a and 23b for retaining physical addresses on the flash memory 11.例文帳に追加

フラッシュメモリ１１へのアクセスを制御するメモリコントローラに、フラッシュメモリ１１上の物理アドレスを保持させるためのアドレスレジスタ２３ａ，２３ｂを備えている。 - 特許庁

Image data of the test pattern are generated by an MPU 1, transferred to a test image (0) storage part 13a of an image memory 13 via a memory controller 11 and stored there.例文帳に追加

ＭＰＵ１でテストパターンのイメージデータを生成し、メモリコントローラ１１を介して、イメージメモリ１３のテストイメージ（０）記憶部１３ａに転送し、格納する。 - 特許庁

A GMCH (graphic memory controller hub) 13 is connected via a CPU bus 12 to a CPU, and an ICH (I/O controller hub) 15 is connected via a dedicated bus 14 to the GMCH13.例文帳に追加

ＣＰＵには、ＣＰＵバス１２を介してＧＭＣＨ１３が接続され、ＧＭＣＨ１３には専用バス１４を介してＩＣＨ１５が接続されている。 - 特許庁

The image data read from the second memory by a second memory controller 307 are expanded by a second expansion section 311 and thereafter transferred to a plotter 103.例文帳に追加

第二のメモリから第二のメモリコントローラ３０７により読み出された画像データは、第二伸張部３１１で伸長された後、プロッタ１０３に転送される。 - 特許庁

To provide a memory controller and a serial memory capable of preventing a memory access different from user's intention from being executed due to the influence of noise or the like.例文帳に追加

ノイズ等の影響により使用者の意図とは異なるメモリアクセスが実行されることを防止できるメモリ制御装置及びシリアルメモリを提供する。 - 特許庁

Also, this device is provided with a page memory controller 21a for developing the parts data in the bit map format to a page memory, and generating output image data at the time of printing.例文帳に追加

また、印刷の際にビットマップ形式の部品データをページメモリに展開して出力画像データを生成するページメモリコントローラ２１ａを設ける。 - 特許庁

Then, between the memory controller MC and the input/output controller IOC, a command address data bus CAD is provided for transferring a command, an address and data while multiplexing them.例文帳に追加

そして、メモリコントローラMCと入出力コントローラIOCとの間に、コマンド、アドレス、データをマルチプレクスで転送するコマンド・アドレス・データバスCADを設けたことを特徴とする。 - 特許庁

To improve unnecessary power consumption caused by long-time unnecessary opening of a page when an open page policy is employed by an RDRAM memory controller.例文帳に追加

ＲＤＲＡＭメモリコントローラでオープンページ方式を採る場合にページが不必要に長くオープンされることによる不要な電力消費を改善することを目的とする。 - 特許庁

To provide a memory control method, a memory controller and an image processor, capable of reducing a storage capacity of a memory required for storing image data.例文帳に追加

画像データの記憶に必要なメモリの記憶容量を低減することができるメモリ制御方法、メモリ制御装置及び画像処理装置を提供する。 - 特許庁

When a host controller 100 instructs execution of the memory cycle of the SRAM 320 to a memory controller 200, an SRAM controller 203 in the memory controller 200 outputs a memory control command for the SRAM 320 to an SRAM control line 504, and outputs address data through a shared address/data bus 503.例文帳に追加

メモリコントローラ２００において、ホストコントローラ１００がＳＲＡＭ３２０のメモリサイクルの実施をメモリコントローラ２００に指示すると、ＳＲＡＭコントローラ２０３は、ＳＲＡＭ３２０に対するメモリ制御コマンドをＳＲＡＭ制御線５０４に出力し、アドレスデータを共通アドレス／データバス５０３にて出力する。 - 特許庁

The expedited recovery process includes determining whether to proceed with the expedited recovery process, initializing memory controller registers and instructing a memory controller to exit self-refresh, confirming system context recovered from the memory using keys stored in the always on domain, and jumping to recovery instructions in the memory to restore operating system information.例文帳に追加

迅速回復プロセスは、迅速回復プロセスで進むべきかを決定し、メモリコントローラのレジスタを初期化し、自己リフレッシュから出るようにメモリコントローラに指令し、常時オンドメインに記憶されたキーを使用してメモリから回復されたシステムコンテクストを確認し、メモリ内の回復インストラクションへジャンプし、オペレーティングシステム情報を復帰させる。 - 特許庁

The common memory part 114 has ≥1 multiplexers, ≥1 memory controllers 142 connecting to the multiplexer, and ≥1 memory parts 143 connecting to the memory controller 142 and the memory controller 142 is connected to the interface part 111 or 112 through one multiplexer part 140.例文帳に追加

上記共有メモリ部１１４は、１つ以上のマルチプレクサと、該マルチプレクサに繋がる１つ以上のメモリコントローラ１４２と、該メモリコントローラ１４２に繋がる１つ以上のメモリ部１４３を有し、前記メモリコントローラ１４２を１つのマルチプレクサ部１４０を介して上記インターフェース部１１１またはインターフェース部１１２に接続されている。 - 特許庁

Further, refreshment operation is performed in an one side of internal operation cycle IOC2 in an external operation cycle EOC, as the other side of the internal operation cycle IOC1 is utilized for operation responding to a command from the memory controller, the memory controller can supply a command such as read-out, write-in, and the like without considering refreshment timing of the memory circuit.例文帳に追加

更に、リフレッシュ動作は、外部動作サイクルEOC内の一方の内部動作サイクルIOC2で行われ、他方の内部動作サイクルIOC1はメモリコントローラからのコマンドに応答する動作に利用されるので、メモリコントローラは、メモリ回路のリフレッシュタイミングを考慮することなく、読み出しや書き込み等のコマンドを供給することができる。 - 特許庁

The data processing time can be very much shortened, since in a system provided with a multiple port memory controller and at least one protocol conversion arbitration circuit according to the present invention, each of two or more modules can perform data transmission or reception with an external memory via the multiple port memory controller directly, without causing data to pass through a system bus, respectively.例文帳に追加

多重ポートメモリコントローラと、本発明による少なくとも一つのプロトコル変換仲裁回路とを備えるシステムは、複数個のモジュールのそれぞれがシステムバスを介さずに、直接的に前記多重ポートメモリコントローラを介して外部メモリとデータを送受信しうるので、データプロセシング時間が非常に短縮される。 - 特許庁

The storage device includes a nonvolatile memory controller for controlling a nonvolatile memory device storing the data, a memory controller for controlling the nonvolatile memory device, a card type second connector for transmitting and receiving the data, and a USB control module for composing an electric signal of the data transmitted and received by the second connector from the logical USB packet.例文帳に追加

貯蔵装置は、データを貯蔵する不揮発性メモリ装置と不揮発性メモリ装置とを制御するメモリコントローラ、データが送受信されるカード型の第２コネクタ、そして第２コネクタに送受信されるデータの電気的な信号を論理的なＵＳＢパケットから構成するＵＳＢコントロールモジュールを含む。 - 特許庁

The first bank is constituted so as to basically function under control of the signal processing element 36, the second bank is constituted so as to basically function under control of a system memory controller 28, however, all parts of respective memory banks are addressed by both of the signal processing element and the system memory controller.例文帳に追加

第１のバンクは、信号処理素子３６の制御下で基本的に機能するように構成され、第２のバンクは、システム・メモリ・コントローラ２８の制御下で基本的に機能するように構成されるが、各メモリ・バンクの全ての部分が、信号処理素子とシステム・メモリ・コントローラとの両方によってアドレス可能である。 - 特許庁

The writing completion notifying device 16 transmits the writing requirement from the bus master 15 to the memory controller 14, issues the reading requirement with a writing address designated by the writing requirement as a reading address, and imparts writing completion notification to the bus master at the time point when receiving reading completion notification from the memory controller 14.例文帳に追加

書き込み完了通知器(16)は、バスマスタ(15)からの書き込み要求をメモリコントローラ(14)に伝達し、続いて、その書き込み要求で指定されていた書き込みアドレスを読み出しアドレスとする読み出し要求を発して、メモリコントローラ(14)から読み出し完了通知を受けた時点で、書き込み完了通知をバスマスタ(15)に与える。 - 特許庁

A memory system is provided, which includes: a flash memory device having memory units each of which is comprised of a plurality of memory cells; and a memory controller constituted so as to control the flash memory device, wherein the memory controller executes a wear-leveling operation to the memory units on the basis of erased event information and ECC event information of each memory unit.例文帳に追加

各々が複数のメモリセルで構成されるメモリユニットを有するフラッシュメモリ装置、及びフラッシュメモリ装置を制御するように構成されるメモリコントローラを含み、メモリコントローラは各メモリユニットの消去イベント情報及びＥＣＣイベント情報に基づいてメモリユニットに対するウェアレベリング動作を遂行するメモリシステムを提供する。 - 特許庁

A USB memory interface part 114 in a host computer 110 and a USB memory controller 126 in a reader writer 120 communicate with each other by transmission protocols in a USB memory, and the USB memory controller 126 transmits information read from an IC card or an IC tag 130 to the USB memory interface part 114.例文帳に追加

ホストコンピュータ１１０内のＵＳＢメモリインタフェース部１１４とリーダライタ１２０内のＵＳＢメモリコントローラ１２６とは、ＵＳＢメモリの伝送プロトコルにより互いに通信を行い、ＵＳＢメモリコントローラ１２６は、ＵＳＢメモリインタフェース部１１４に対して、ＩＣカード又はＩＣタグ１３０から読み取られた情報を送信する。 - 特許庁

In this memory system which is provided with a memory controller for writing/reading data to a memory; and a system controller for transmitting an instruction to the memory controller, it is possible to acquire an elapsed time since data are written in a memory until occurrence of a read error and the number of times of reading of the data.例文帳に追加

本発明によれば、メモリに対してデータの書き込み又は読み出しを行うメモリコントローラと、該メモリコントローラに命令を送信するシステムコントローラとを備えるメモリシステムにおいて、データがメモリに書き込まれてから読み出しエラーが発生するまでの経過時間と当該データの読み出し回数を取得することができる。 - 特許庁

This multiprocessor system is provided with a plurality of first communication paths formed by connecting the memory controller to each of the plurality of processors and a loop-shaped second communication path formed by successively connecting the plurality of processors and the memory controller.例文帳に追加

前記メモリコントローラと前記複数のプロセッサのそれぞれとの間を、それぞれ個別に接続することにより形成される複数の第１の通信経路と、前記複数のプロセッサおよび前記メモリコントローラを、それぞれ順に接続することにより形成されるループ状の第２の通信経路と、を備えることを特徴とする。 - 特許庁

When the detection signal is input, the main controller 11 outputs an instruction signal for instructing power supply to a memory controller 13, to the power supply part 16.例文帳に追加

メインコントローラ１１は検知信号を入力すると、メモリコントローラ１３への電源供給を指示するための指示信号を電源供給部１６に出力する。 - 特許庁

To provide a memory controller and electronic equipment, for shortening a system boot time and an access time for data after boot, in the electronic equipment mounted with a serial nonvolatile memory.例文帳に追加

シリアル不揮発性メモリを搭載する電子機器において、システムの起動時間および起動後のデータのアクセス時間を短縮できるメモリコントローラおよび電子機器を提供する。 - 特許庁

The data of this introduction part are compared with the data of the introduction part already recorded in a memory 20 by the memory controller 21, and if no coincidence exists, the data of the introduction part are stored in the memory 20.例文帳に追加

メモリコントローラ２１は、このイントロ部のデータと既にメモリ２０に記録されているイントロ部のデータとを比較し、不一致の場合、イントロ部のデータをメモリ２０に記憶する。 - 特許庁

This memory controller 3 has a measurement part 13, a comparison part 15 and a transfer speed variable part 17, and exchanges data with an EEPROM 1 via a clock line 5 and a data line 7.例文帳に追加

メモリ制御装置３は測定部１３、比較部１５、転送速度可変部１７を有し、クロックライン５、データライン７を介してＥＥＰＲＯＭ１とデータのやり取りを行う。 - 特許庁

A common memory 8 having a capacity equivalent to at least one displayed image, and a memory controller 7 controlling the operation of the common memory 8 are further provided.例文帳に追加

更に、少なくとも表示画像１面分の容量を備えた共有メモリ８、及びこの共有メモリ８の動作を制御するメモリ制御部７が設けられている。 - 特許庁

Further, after the image signal having been recorded into the memory 5 is read out by the memory controller 12, the image signal is recorded into a recording medium 6 by a recording medium controller 13.例文帳に追加

そして、メモリ５に記録された画像信号は、メモリコントローラ１２によって読み出された後に、記録媒体コントローラ１３によって記録媒体６に対して記録される。 - 特許庁

One or more flash memory modules 14, 14, ... are connected to a flash memory controller 12 for communicating with a host system through a serial interface 16 having only three signal lines.例文帳に追加

ホストシステムと通信するフラッシュメモリコントローラ１２に、１個以上のフラッシュメモリモジュール１４、１４、…が、たった３本の信号線をもつシリアルインタフェース１６を介して接続される。 - 特許庁

To synchronize two or more signal strings and two or more pieces of image frame data by simple configuration while suppressing cost increase in a memory controller and an image processor.例文帳に追加

メモリ制御装置および画像処理装置において、コストの上昇を抑えつつ、２つ以上の信号列や画像フレームデータを簡単な構成によって同期させる。 - 特許庁

To reduce the power consumption by making off the supply of voltage to the terminal part of a memory bus line in the state where exchange of data is not carried out between a memory controller and a memory device.例文帳に追加

メモリコントローラとメモリデバイス間でデータのやり取りを行わない状態のときにはメモリバスラインの終端部の電圧供給をオフして消費電力を削減する。 - 特許庁

To provide a flash memory controller and a flash memory inspection device for continuously evaluating and inspecting flash memories whose block and page structures are different.例文帳に追加

ブロック、ページの構造が異なるフラッシュメモリを連続的に評価検査することを可能にしたフラッシュメモリ制御装置およびフラッシュメモリ検査装置を提供することを目的とする。 - 特許庁

Further, the information providing system is provided with a corresponding memory controller for reloading the corresponding relation of the logical concept and the physical concept stored in the portable equipment 102.例文帳に追加

情報提供システムは、さらに、携帯装置１０２に記憶された、論理概念と物理概念との対応関係を書換えるための対応記憶制御装置（図示せず）を含む。 - 特許庁

When deciding that the corresponding block is defective, the flash memory controller reads the boot program stored in the next block (steps S106, S103), and decides whether or not the corresponding block is defective again.例文帳に追加

また、不良ブロックと判定した場合は、次のブロックに記憶されたブートプログラムを読み出して（ステップＳ１０６，Ｓ１０３）、不良ブロックの判定を再度行う。 - 特許庁

A computer system has a computer that includes a plurality of CPU sockets including one or more CPU cores, a memory controller, memories connected under the respective plurality of CPU sockets, the plurality of CPU sockets being connected to each other.例文帳に追加

コンピュータシステムは、１個または複数のＣＰＵコア、メモリコントローラ、メモリ、及びクロスバスイッチを備えたＣＰＵソケットを複数接続して構成されるコンピュータを有する。 - 特許庁