「"memory controller"」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

The memory controller performs access control over the nonvolatile memories responding to an external access instruction and substitution control for substituting another storage area for a storage area of a nonvolatile memory to which an access error occurs.例文帳に追加

メモリコントローラは、外部からのアクセス指示に応答する前記不揮発性メモリのアクセス制御、及びアクセスエラーに係る不揮発性メモリの記憶領域を別の記憶領域に代替させる代替制御を行う。 - 特許庁

In each circuit board 230, frequency information of ON/OFF of a power supply is recorded in a nonvolatile memory 237 by a memory controller 236 independently of software control by a control processor.例文帳に追加

各回路基板２３０において、電源のオン・オフの回数情報を制御処理装置によるソフトウェア制御とは独立して、メモリコントローラ２３６にて不揮発性メモリ２３７に記録するようにしている。 - 特許庁

A memory controller performs tentative erasure processing by not erasing image data but by recording erasure instruction data to management information of a management block in response to an erasure instruction so as to avoid the image data from being displayed on a reproduction screen.例文帳に追加

メモリコントローラは、消去指示に応じて画像データは消去せずに消去指示データを管理ブロックの管理情報に記録して、再生画面で表示されないようにする仮消去処理を行う。 - 特許庁

The memory controller receives an interrogation wave including user identification information from a tag reader, and restricts an access right in reference to access authority information stored in any memory.例文帳に追加

メモリコントローラは、タグリーダからユーザ識別情報を含む質問波を受信し、いずれかのメモリに格納されたアクセス権限情報を参照してアクセス権の制限を行うことを特徴とする無線ＩＣタグ。 - 特許庁

A memory controller 228 and an I/F section 222 cooperatively control the writing and reading of data to and from line buffer memories 226 while monitoring empty addresses of the line buffer memories 226 on the basis of a line synchronous signal LS.例文帳に追加

メモリコントローラ２２８とＩ／Ｆ部２２２は、協働して、ラインバッファメモリ群２２６の空きアドレスを監視しながら、ライン同期信号ＬＳに基づいてラインバッファメモリ群２２６へのデータ書込みや読出し制御する。 - 特許庁

In transferring plotting data from the graphic memory 7 to the system memory 9 and writing the data in the system memory 9, plotting data stored in the graphic memory 7 are cleared by the graphic memory controller 6 in parallel with the transfer and writing.例文帳に追加

これにより、グラフィックメモリ７からシステムメモリ９に描画データを転送し、書き込みする際に、これと平行してグラフィックメモリコントローラ６によりグラフィックメモリ７内の描画データをクリアする。 - 特許庁

The memory controller 14 controls operation of a plurality of memory units 12 in response to a control signal being passed through a filter circuit of which a cut off frequency can be adjusted in accordance with electric signals ϕ1, ϕ2.例文帳に追加

メモリコントローラ１４は、電気信号φ１，φ２に応じて遮断周波数が調整可能なフィルタ回路を通過させたコントロール信号に応答して、複数のメモリユニット１２の動作を制御する。 - 特許庁

The electronic apparatus is composed of a controlling part 1, a memory controller part 2, a memory device part 3, a memory configuration information storing part 4, an SPD interface examining part 5, a clock controlling part 6 and a displaying/operating part 7.例文帳に追加

電子機器装置は、制御部１、メモリコントローラ部２、メモリデバイス部３、メモリ構成情報格納部４、ＳＰＤインタフェース検査部５、クロック制御部６、表示・操作部７、を有して構成される。 - 特許庁

A circuit outside a memory controller in a processing system sets a dynamic random access memory to a self-refresh state by responding to a predetermined condition associated with a power-down or reset event.例文帳に追加

処理システム中のメモリ・コントローラの外部にある回路は、電源遮断またはリセット・イベントに関連付けられた所定の条件に応答して、動的ランダム・アクセス・メモリをセルフリフレッシュ状態にする。 - 特許庁

On the basis of the bus occupancy ratio S and the operating conditions of the respective DMA control parts, the operating modes of respective memory blocks 71-74 provided in a memory 7 are respectively controlled by a memory controller part 9.例文帳に追加

そして、バス占有率Ｓおよび各ＤＭＡ制御部の動作状況に基づき、メモリコントローラ部９によってメモリ７に備わる各メモリブロック７１〜７４の動作モードがそれぞれ制御される。 - 特許庁

In a record mode, an image acquired by a CCD 101 is sent to a YUV processor 103 and subjected to color processing and image data are sent to an image memory 104 via a memory controller 105.例文帳に追加

記録モードではＣＣＤ１０１によって取り込まれた画像はＹＵＶプロセッサ１０３に送られ、カラープロセス処理がなされ、画像データはメモリコントローラ１０５を介して画像メモリ１０４へと送られる。 - 特許庁

On the other hand, the signal from the circuit 2 is written in a random access memory(RAM) 6 through a memory controller 5 and the signal read out from the RAM 6 is supplied to the normal continuous photographing contact (b) of the switch 3.例文帳に追加

またフロントエンド回路２からの信号がメモリコントローラ５を通じてランダムアクセスメモリ６に書き込まれ、読み出された信号が切り換えスイッチ３の通常連写側接点ｂに供給される。 - 特許庁

To provide a memory controller which can access an SDRAM with a control signal similar to that of a DRAM and allows an MPU and an I/O device to securely obtain data read out of the SDRAM.例文帳に追加

ＤＲＡＭと同様の制御信号によってＳＤＲＡＭをアクセスすることができ、また、ＳＤＲＡＭから読み出されたデータをＭＰＵやＩ／Ｏデバイスが確実に取得できるメモリコントローラを提供する。 - 特許庁

When a control code for the operation mode switching of a printer interface is inputted, a CPU 11 outputs an instruction to an I/O memory controller part 13 and sets a switching mode shown by the control code to a mode register 18.例文帳に追加

プリンタインタフェースの動作モード切り替えの制御コードが入力された場合、ＣＰＵ１１はＩ／Ｏ・メモリーコントローラ部１３へ指示を出し制御コードの示す切り替えモードをモードレジスタ１８へセットする。 - 特許庁

To detect abnormality occurring between a memory module and a memory controller, and to decide a place where any abnormality occurs.例文帳に追加

メモリモジュールとメモリコントローラとの間で発生した異常を検出すると共に、該異常が発生した箇所を判定することが可能なメモリ制御装置及びそれを備える画像形成装置を提供すること。 - 特許庁

The memory controller is electrically coupled to the nonvolatile memory device and configured to provide the nonvolatile memory device with a plurality of segments of page data during a page write operation.例文帳に追加

前記メモリ制御器は前記不揮発性メモリ装置と電気的に連結され、ページ記録動作の間前記不揮発性メモリ装置に複数のセグメントで構成されたページデータを供給するように設定される。 - 特許庁

To provide a memory controller for reducing the frequency of access contention of memory access caused by a diagnostic access request and the memory access from a CPU, and for reducing the deterioration of system throughput.例文帳に追加

本発明は、診断アクセス要求によるメモリアクセスとＣＰＵのメモリアクセスとのアクセス競合の頻度を低減しシステムの処理能力の低下を軽減するメモリコントローラを提供することを目的とする。 - 特許庁

The memory controller holding the address information of the defective memory cell contributes to an increase in process speed, while there is no need to access the memory cell array in order to obtain the address information of the defective memory cell.例文帳に追加

不良メモリセルのアドレス情報を保持するメモリコントローラは、不良メモリセルのアドレス情報を取得するために、わざわざメモリセルアレイまでアクセスしないで済み、処理速度の向上に寄与することになる。 - 特許庁

When a CPU 100 reads picture data from a buffer block in which any data are never written, a memory controller 12 returns preliminarily stored initial data without reading any picture data from a picture buffer 140.例文帳に追加

ＣＰＵ１００が、一度も書き込まれていないバッファブロックから画像データを読み出す場合には、メモリコントローラ１２は画像バッファ１４０からは画像データを読み出さずに、予め記憶した初期データを返す。 - 特許庁

The memory controller 22 manages the different kinds of data stored in the memory 21 so as to store the same kind of data as before even after each of the memory blocks and the free blocks in the memory 21 is rewritten.例文帳に追加

メモリコントローラ２２は、メモリ部２１の各メモリブロック及びフリーブロックを、書き換え後も書き換え前と同一の種類のデータを記憶するようにメモリ部２１に記憶するデータの種類を管理する。 - 特許庁

The memory controller records the image data for the leading time when the trigger data are received and stops erasure of the image data after the lapse of the leading time.例文帳に追加

前記メモリ制御装置は、トリガーデータが入力された時点から立ち上がり時間中の画像データを記録させるとともに、立ち上がり時間の経過後は画像データの消去を停止させることとする。 - 特許庁

A cache memory is electrically coupled with the memory, a shape is specified to dynamically selected usable dimension and the quantity of the pixel data having the selected usable dimension is exchanged with the memory controller.例文帳に追加

キャッシュメモリが該メモリへ電気的に結合されており且つ動的に選択した使用可能な寸法へ形態特定され、選択した使用可能な寸法を有するピクセルデータの量をメモリ制御器と交換する。 - 特許庁

Namely, '(2) generation of address information' is performed before '(5) generation of an original read request' and '(3) generation of a write request of address information' is performed, to be outputted to the memory controller 15 in the memory read request of the DMA.例文帳に追加

すなわち、ＤＭＡのメモリリード要求では、「 本来のリード要求生成」の前に「 アドレス情報生成」を行ない、「 アドレス情報のライト要求生成」を行なって、メモリコントローラ１５に出力する。 - 特許庁

The field memory 22 is controlled by a memory controller 25 so as to freeze only an ordinary video signal from the video signal input alternating video image for index picture generation and an ordinary video image.例文帳に追加

フィールドメモリ２２は、インデックス画面生成用と通常の映像が交互になっている映像信号入力から、通常の映像信号のみをフリーズするよう、メモリコントローラ２５により制御される。 - 特許庁

To provide a memory controller for achieving efficient reading with low power consumption without imposing a load on the memory capacity of a transfer destination or a bus used for transfer in the case of reading from a flash memory.例文帳に追加

フラッシュメモリからの読み出しにおいて、転送先のメモリ容量や転送に使用するバスに負担を掛けずに、低消費電力で効率的な読み出しが可能なメモリコントローラを提供すること。 - 特許庁

A memory controller 22 requests recording start when the storage quantity of a memory 22 exceeds the prescribed quantity to the drive controller 12 and requests recording stop when the storage quantity of the memory falls below the prescribed quantity.例文帳に追加

メモリコントローラ２２は、ドライブコントローラ１２に対しメモリ２２の蓄積量が所定量を上回ると記録開始を要求し、メモリ蓄積量が所定量を下回ると記録停止を要求する。 - 特許庁

In addition, the memory 21-1 and the memory controller 22 are connected to each other by a transmission line 31 for transmitting a data signal as data, and a transmission line 34 for transmitting a synchronization signal.例文帳に追加

また、メモリ２１−１と、メモリコントローラ２２とは、データとしてのデータ信号を伝送するための伝送線路３１、および同期信号を伝送するための伝送線路３４により接続されている。 - 特許庁

To provide a memory system which includes a memory controller equipped with an address-scrambling function to a flash memory device which stores 2N+1 bit data, and also provide a method for scrambling address data in the memory system.例文帳に追加

２Ｎ＋１ビットデータを格納するフラッシュメモリ装置に対するアドレススクランブル機能付きメモリ制御器を含むメモリシステム、およびそのメモリシステムにおいてアドレスデータをスクランブルする方法を提供する。 - 特許庁

To provide a memory controller capable of stably fetching a signal from a device connected to the outside synchronously with a clock signal regardless of the change of any surrounding situation or the change of clock frequencies.例文帳に追加

周囲状況の変化やクロック周波数の変化に因らず安定に外部に接続した装置からの信号をクロック信号に同期してデータを取り込むことができるメモリコントローラを提供すること。 - 特許庁

To suppress a defect while maintaining a cache coherence domain by performing address inspection before data intercepted by a memory controller are processed.例文帳に追加

欠陥抑制キャッシュ・コヒーレンス・ドメイン及びキャッシュ・コヒーレントな区画間メモリ領域を可能としながら、キャッシュ・コヒーレントな対称型共有メモリ・マルチプロセッサ・システムにおける欠陥抑制メモリ区画化を達成する。 - 特許庁

A write access monitoring part 31 inside a memory controller 30 monitors write access by another process and when there is the write access by the other process during the transfer of data, the transfer of data is performed again.例文帳に追加

メモリ制御装置３０内のライトアクセス監視部３１は、他のプロセスによるライトアクセスを監視し、データの転送中に他のプロセスによるライトアクセスがあった場合には、データの転送を再実行する。 - 特許庁

A CPU 10 observes states in which a RAM 14 and 1st and 2nd ROMs 16 and 18 are accessed with a bus monitor 34 provided in a memory controller 12 through a CPU bus 20 and the controller 12.例文帳に追加

ＣＰＵ１０がＣＰＵバス２０とメモリコントローラ１２と介して、ＲＡＭ１４や第１ＲＯＭ１６や第２ＲＯＭ１８をアクセスする状態を、メモリコントローラ１２内に設けられたバスモニタ３４で観測する。 - 特許庁

This memory system is constituted of a plurality of the functional blocks operated as bus masters and for carrying out prescribed processing, a memory controller, and a bus for connecting the plurality of functional blocks to the memory controller, the functional block adds the time information of finishing memory access when issuing the memory access, and the bus adds the time information of finishing the memory access to memory access information, and transfers it.例文帳に追加

バスマスタとして動作し、所定の処理を行う複数の機能ブロックと、メモリコントローラと、前記複数の機能ブロックと前記メモリコントローラとを接続するバスとにより構成されるメモリシステムであって、前記機能ブロックは、メモリアクセスを発行する時に前記メモリアクセスが終了する時間情報を付加し、前記バスは、メモリアクセス情報に前記メモリアクセスが終了する時間情報を付加して転送する。 - 特許庁

Flip-flops 6 and 7 of the memory controller 1 operate with respective clock signals CLK_-A and CLK_-B different in the change of timing at the same period, and fetch the read data from an SDRAM(synchronous dynamic random access memory) 2 at the same period and at different timings.例文帳に追加

メモリコントローラ１のフリップフロップ６，７は、互いに同一周期で変化のタイミングが異なるクロック信号CLK_AとCLK_Bのそれぞれにより動作してＳＤＲＡＭ２からのリードデータを同一周期で異なるタイミングで取り込む。 - 特許庁

The memory controller 22 transfers data whose length is adjusted therein between the memory section 21 and the external apparatus when the length of the data to be accessed from the external apparatus is shorter than a predetermined data length.例文帳に追加

メモリコントローラ２２は、外部装置からアクセスされるデータの長さが予め規定された所定のデータ長よりも短い場合、内部でデータ長を整合させてメモリ部２１と外部装置との間のデータの授受を行う。 - 特許庁

To provide a memory controller capable of taking a power source interruption countermeasure with a simple configuration (inexpensively) without unnecessarily lowering the speed of data writing processing, and to provide a nonvolatile storage device, and a nonvolatile storage system thereof.例文帳に追加

不必要にデータ書き込み処理の速度を低下させることなく、簡単な構成（低コスト）で電源遮断対策のできるメモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システムを提供すること。 - 特許庁

The first bus masters 50 and 52 can also make access to the second external memory 34 via the low speed bus 40 and the external memory controller 72, and thus, the second external memory 34 is owned in common by the first and second bus masters.例文帳に追加

第１のバスマスタ５０，５２は低速バス４０，外部メモリコントローラ７２を介して第２の外部メモリ３４にもアクセス可能とすることができ、こうして第２の外部メモリ３４は第１，第２のバスマスタに共有される。 - 特許庁

A still picture of an XGA size photographed by a CCD 2 is written in a DRAM 9 via a memory controller 5, an encoder/decoder 15 compresses the picture by means of the JPEG and the compressed image is recorded in an external storage medium 11.例文帳に追加

ＣＣＤ２により撮影されたＸＧＡサイズの静止画がメモリコントローラ５を介してＤＲＡＭ９に書込まれ、エンコーダ／デコーダ１５によりＪＰＥＧで圧縮され、外部記憶媒体１１に記録される。 - 特許庁

In the case of receiving the photographed image, the memory controller 5 uses an arithmetic circuit of a horizontal pixel number conversion section 51 to conduct horizontal pixel number conversion and the vertical line number of the image is converted by a software stored in a CPU 12.例文帳に追加

撮影画像の取り込み時に、メモリコントローラ５は、水平画素数変換部５１によって水平画素数変換を演算回路によって行い、ＣＰＵ１２のソフトウェアにより垂直ライン数変換を行う。 - 特許庁

There are provided a remote control main body 1 for outputting an infrared light remote control signal based on a key operation of an operator; and a memory controller 2 for receiving a remote control signal from this remote control main body 1 to control a TV set 3.例文帳に追加

操作者のキー操作に基づいて赤外線リモコン信号を出力するリモコン本体１と、このリモコン本体１からのリモコン信号を受信してテレビ受像機３を制御するメモリコントローラ２とを有する。 - 特許庁

In addition, after a phase for a clock signal of the data signal is retained, the memory controller periodically generates sampling clocks; and also the phase of the data signal is adjusted according to the sampling clocks after the phase retention in the DRAMs.例文帳に追加

更に、DRAMで、データ信号のクロック信号に対する位相が保持された後、メモリコントローラは周期的にサンプリングクロックを発生し、他方、DRAMでは、位相保持後、サンプリングクロックにしたがって、データ信号の位相を調整する。 - 特許庁

The data transfer controller 11 executes the descriptor for reading out an A.A. code at a break of data transfer, reads out the A.A. code from the router 3 and sets the read A.A. code in a mail box register 13a in a memory controller 13.例文帳に追加

また、データ転送コントローラ１１は、データ転送の切れ目に、Ａ．Ａ．コードを読み出すためのディスクリプタを実行してルータ３からＡ．Ａ．コードを読み出してメモリコントローラ１３のメールボックス・レジスタ１３ａにセットする。 - 特許庁

A memory controller transfers therein the reception data to a RAM, using the DMA controller, while receiving a control signal from a timer/transfer control part, since a large volume of data is accumulated in the FIFO circuit.例文帳に追加

この時、ＦＩＦＯ回路に大量のデータがまだ蓄積されているので、メモリコントローラはタイマ・転送制御部からの制御信号を受信しながらＤＭＡコントローラを使用して受信データをＲＡＭへ転送していく。 - 特許庁

To reduce the number of data writing operations into a flash memory and data transfer operations to the flash memory from a buffer inside a memory controller without interfering with access to the flash memory by a host system, in a flash memory system.例文帳に追加

フラッシュメモリシステムにおいて、ホストシステムによるフラッシュメモリへのアクセスに支障を来たさずに、メモリコントローラ内のバッファからフラッシュメモリへのデータ転送動作及びフラッシュメモリへのデータ書込み動作の実行回数を減らす。 - 特許庁

To provide a memory controller which can access data stored in a memory when needed while eliminating a connector necessary for connection with a development tool etc. used in development and a production process of a product.例文帳に追加

製品の開発及び製造過程で使用される開発用冶具等と接続するために必要なコネクタを抹消しつつ、必要なときにメモリに記憶されたデータにアクセスすることが可能なメモリ制御装置を提供する。 - 特許庁