「アドレスポインタ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

そして、アドレスポインタの入手後は、基地局２０−１に再接続して、無線ネットワーク＃１経由で、アドレスポインタで指定されるデータ取得先にアクセスして、網構成情報を取得する。例文帳に追加

After the address pointer is obtained, it carries out reconnection to the base station 20-1, accesses a data acquiring destination predetermined by the address pointer via the wireless network #1, and obtains the network composition information. - 特許庁

本発明によれば、書込アドレスポインタの反転した書込二進アドレスを読取アドレスポインタの読取二進アドレスへ加算し、１を加算し、且つ最大桁ビット (ＭＳＢ)を廃棄して空のメモリ位置の数を決定する。例文帳に追加

According to this invention, an inverted write binary address of the write address pointer is added to the read binary address of the read address pointer, and 1 is added thereto, and also the most significant bit(MSB) is destroyed to decide the number of the empty memory positions. - 特許庁

このサブルーチン呼出し命令（１４）のリターンアドレスを、解釈済みコード（１６）の開始へのアドレスポインタとして利用する。例文帳に追加

The return address of this subroutine calling instruction 14 is utilized as an address pointer to the start of an interpreted code 16. - 特許庁

書込みアドレスポインタ生成回路３はCPU１が外部メモリ10にアクセスしたときにカウントアップする。例文帳に追加

A write-in address pointer forming circuit 3 counts up when the CPU 1 makes access to the external memory 10. - 特許庁

つまり、ユーザプログラムには、論理名が格納され、データが格納されたアドレス（ポインタ）は組み込む必要がない。例文帳に追加

Specifically, the user program contains logical names and no addresses (pointers) storing data. - 特許庁

番地格納用バッファ１１１は、識別信号が到着した時の書き込みアドレスポインタ１１２が示している番地を格納する。例文帳に追加

A buffer 111 for address storage stores an address, which is shown by the write address pointer 112 when an identification signal arrives. - 特許庁

読み出しアドレスポインタ１１３は、データ格納用ＲＡＭ１１０から読み出されるデータの番地を番地一致検出部１１５に報知する。例文帳に追加

A read address pointer 113 reports the address of data read out of the RAM 110 for data storage to an address coincidence detecting part 115. - 特許庁

このアドレスをスクランブルメモリ１１ｂのアドレスポインタに設定し、スクランブルメモリ１１ｂから発生アドレスを読み出す。例文帳に追加

This address is set at an address pointer of a scramble memory 11b, and a generated address is read out from the scramble memory 11b. - 特許庁

書き込みアドレスポインタ１１２は、データ格納用ＲＡＭ１１０にデータを格納する番地を指定する。例文帳に追加

A write address pointer 112 designates an address to store data in a RAM 110 for data storage. - 特許庁

本ＦＩＦＯメモリ装置は逐次的な二進アドレスを持っている複数個のメモリ位置と、データを書込むためにメモリ位置へ逐次的にアクセスするための書込アドレスポインタと、データを読取るためにメモリ位置へ逐次的にアクセスするための読取アドレスポインタとを有している。例文帳に追加

This FIFO memory device is provided with plural pieces of memory positions having sequential binary addresses, a write address pointer for sequentially making access to the memory positions for writing the data, and a read address pointer for sequentially making access to the memory positions for reading the data. - 特許庁

ストラテジ付加部７１から出力される記録パルス信号を書き込みアドレスポインタ８１の示すアドレスのメモリ８０に書き込み、読み出しアドレスポインタ８２の示すアドレスから読み出し、レーザー２に接続された変調器９に出力する。例文帳に追加

A recording pulse signal outputted from a strategy adding part 71 is written in the memory 80 of the address indicated by a write address pointer 81, read out from the address indicated by a read address pointer 82, and outputted to a modulator 9 connected to a laser 2. - 特許庁

内部の任意アドレスにアドレスポインタを指定できる特徴的な干渉バッファ手段と、指定されたアドレスポインタの前後でＤＭＡ優先順位及びＤＭＡバースト長を可変にできる、メモリ制御手段及びビデオ制御手段により構成される。例文帳に追加

The printing controlling device consists of a characteristic interference buffer means capable of designating an address pointer at an internal arbitrary address, and a memory control means and a video control means capable of making a DMA priority and a DMA burst length variable before and after the designated address pointer. - 特許庁

読み出しアドレスポインタ８２のポインタ値は調整量換算部５１によって設定される調整値を加減算部８３により書き込みアドレスポインタ８１のポインタ値に対して加算または減算することにより決定される。例文帳に追加

The pointer value of the read address pointer 82 is decided by adding or subtracting an adjusting value, which is set by the adjusting quantity converting part 51, with respect to the pointer value of the write address pointer 81 by means of an adding/subtracting part 83. - 特許庁

始動入賞時に取得された乱数値を格納する記憶格納バッファ１〜ｎを指定するための入賞記憶アドレスポインタＳＰと、図柄変動開始時に乱数値が取り出される記憶格納バッファ１〜ｎを指定するための変動記憶アドレスポインタＨＰとを設ける。例文帳に追加

A winning memory address pointer SP is provided to designate memory storage buffers 1 to n for storing random number values obtained at starter winnings and a varying memory address pointer HP to designate the memory storage buffers 1 to n from which the random number values are taken out at the start of varying patterns is provided. - 特許庁

ＦＩＦＯ制御回路は、ＦＩＦＯバッファとして利用する複数のメモリ領域をエリア指定手段で規定し、規定されるメモリ領域毎にリードアクセス及びライトアクセスのためのアドレス情報をアドレスポインタ手段で保持し、入出力回路からの要求に応答して、所定のメモリ領域を、前記アドレスポインタ手段を用いて、ＦＩＦＯ動作させる制御手段と、を含む。例文帳に追加

The FIFO control circuit is provided with a control means for specifying a plurality of memory areas to be used as the FIFO buffer by an area designating means, and for holding address information for read access and write access for each specified memory area by an address pointer means, and for FIFO operating the prescribed memory area, by using the address pointer means, in response to the request from the input/output circuit. - 特許庁

ＭＰＥＧ符号供給装置１は、画像ストリームのチャネル数と同数のＦＩＦＯバッファをバッファメモリ５内に論理的に構成し、符号データ１７０〜１７２を入力して対応するチャネルの書込アドレスポインタ３１〜３３の指すアドレスに書き込み、読出アドレスポインタ３４の指すアドレスから読み出した符号データ１３９を後段のＭＰＥＧビデオデコーダへ出力する。例文帳に追加

An MPEG code feeder 1 logically constitutes the same number of FIFO buffers as the number of channels of a picture stream in a buffer memory 5, inputs and writes code data 170-172, in addresses indicated by write address pointers 31-33 of corresponding channels, and outputs code data 139 read from an address indicated by a read address pointer 34 to an MPEG video decoder in the latter stage. - 特許庁

バッファ装置１１は、バッファメモリ１２の書き込みアドレスポインタ（ＷＰ）を保持する書き込みアドレスレジスタ１３と、バッファメモリ１２の読み出しアドレスポインタ（ＲＰ）を保持する読み出しアドレスレジスタ１４と、バッファメモリ１２の書き込み可能エンドアドレス（ＤＰ）を保持する書き込み可能エンドアドレスレジスタ１７を備える。例文帳に追加

A buffer device 11 is provided with a writing address register 13 holding the writing address pointer (WP) of a buffer memory 12, a reading address register 14 holding the reading address pointer (RP) of the buffer memory 12 and a writable end address register 17 holding the writable end address (DP) of the buffer memory 12. - 特許庁

実行アドレスポインタ生成回路６はＲＡＭ制御回路9からのACK信号を受け取り、外部メモリ10へのアクセスが完了したことをカウントアップする。例文帳に追加

An executing address pointer forming circuit 6 receives the ACK signal from the RAM control circuit 9, and counts up the completion of the access to the external memory 10. - 特許庁

またコマンドの衝突を検出し、入／出力アドレスポインタ回路を初期化することでコマンド衝突後は正常動作に復帰させる半導体記憶装置が得られる。例文帳に追加

Moreover, by detecting the collision of the commands to initialize the input- and output-address pointer circuits, the semiconductor memory recovered to the normal operation is obtained after the command collision. - 特許庁

アドレスポインタ1-1には、前記命令がデータメモリ1-6上の連続する一部のデータ格納領域に連続してアクセスする場合の初期アドレスが設定される。例文帳に追加

In an address pointer 1-1, an initial address for successive access to some successive data storage area on a data memory 1-6 is set. - 特許庁

第２データファイルはアドレスポインタの各々に関連する個別のレコードを有し、各レコードは対応する機能ルーチンにより要求されるデータ変数を特定する。例文帳に追加

A second data file has a separate record associated with each of the address pointers and each record identifies data variables required by the corresponding function routine. - 特許庁

１つのメモリブロックに含まれる複数のメモリ回路５１に対応する行アドレスポインタ１から各メモリブロック３１〜３ｙへ行選択信号Ｑｒｉを出力する。例文帳に追加

A row address pointer 1 corresponding to a plurality of memory circuits 51 included in one memory block outputs a row selection signal Qri to the respective memory blocks 31 to 3y. - 特許庁

したがって、同一の行および列選択信号が各メモリブロックへ入力され、メモリブロックごとに順次データが入出力され、行および列アドレスポインタ１、２の回路規模を削減することが可能となる。例文帳に追加

Then, the same row and column selection signals are inputted to the respective memory blocks, data are sequentially inputted and outputted for each memory block to be able to reduce the circuit scale of the row and column address pointers 1 and 2. - 特許庁

また、同様に１つのメモリブロックに含まれる複数のメモリ回路５１に対応する列選択信号を出力する列アドレスポインタ２から各メモリブロック３１〜３ｙへ列選択信号Ｑｃｊを出力する。例文帳に追加

Also, a column address pointer 2 for outputting a column selection signal corresponding to the plurality of memory circuits 51 included in one memory block similarly outputs a column selection signal Qcj to the respective memory blocks 31 to 3y. - 特許庁

番地一致検出部１１５は、読み出しアドレスポインタ１１３から報知された番地と番地読み出し制御部１１４から入力された番地とが一致した場合に、識別信号を生成して出力する。例文帳に追加

When the address reported from the read address pointer 113 is coincident with the address inputted from the address read control part 114, the address coincidence detecting part 115 generates and outputs an identification signal. - 特許庁

この発明は、アドレスポインタの値がサーキュラバッファの範囲内にあるか否かを自動的に検出し、この検出結果に基づいてアドレシング方法を変更できるアドレス演算装置を提供することを目的とする。例文帳に追加

To provide an address arithmetic unit, which can automatically detect whether the value of an address pointer exists within the range of a circular buffer or not and can change an addressing method on the basis of this detected result. - 特許庁

次いで、アドレス生成部１０３は、前記テ−ブルに基づき、入出力アドレスポインタ、及び転送ビット数を生成し、転送部１０５に通知する。例文帳に追加

Based on the table, the address generating unit 103 generates input/output address pointers and the number of bits to be transferred and notifies them to a transferring unit 105. - 特許庁

次いで、転送部１０５は、通知された入出力アドレスポインタと転送ビット数に基づき、メモリ１０４から読み出し、メモリ１０６に書きこむ。例文帳に追加

Based on the notified input/output address pointers and the notified number of bits to be transferred, the transferring unit 105 reads from a memory 104 to write into a memory 106. - 特許庁

ACKコントロール２はアドレスポインタ生成回路３，６のカウント数を元にパイプラインバッファ４内の未処理命令数と完了処理数の差を演算してCPU１へのＡＣＫ信号返送を制御する。例文帳に追加

An ACK control 2 arithmetically operates a difference between the unprocessed command number and the completed processing number in the pipeline buffer 4 on the basis of the count number of the address pointer forming circuits 3 and 6, and controls a return of the ACK signal to the CPU 1. - 特許庁

そして、一致比較回路５より上記トリガが入力されたリード／ライト制御回路６は、判定回路２にて判定された良否判定結果を、前記被試験デバイス２０に対するアドレスおよびデータとともに、アドレスポインタ７に指定されるメモリ４内のアドレスに書き込む。例文帳に追加

The read/write control circuit 6 receiving the trigger from the coincidence comparing circuit 5 writes the quality judgment result judged by a judging circuit 2 at the address in the memory specified by an address pointer 7 together with the address and data for the device 20 under test. - 特許庁

ＣＰＵ（２）と一緒にオンチップされたコプロセッサユニット（７）は演算メモリ（２１）の記憶領域を任意に指定可能なポインタ（２２）を有するから、演算メモリの一の記憶領域から他の記憶領域へのデータ転送をアドレスポインタの設定値変更によって実現できる。例文帳に追加

A coprocessor unit (7) mounted on a chip as well as a CPU (2) has a pointer (22) that can optionally designate a storage area of an operation memory (21) and can therefore realize data transfer from one storage area of the operation memory to another storage area by changing the setting values of an address pointer. - 特許庁

アドレスポインタ制御手段７は、欠陥セクタに記録予定のデータを交代待ちデータとし、交替待ちデータのデータバッファ１上の格納位置を管理し、回転媒体に対する連続したデータ記録動作の過程で、予備セクタへの交代待ちデータの記録を制御する。例文帳に追加

An address pointer control means 7 defines data scheduled to be recorded in the defective sector as alternation waiting data, manages the storage position of the alternation waiting data on the data buffer 1 and controls recording of the alternation waiting data into the auxiliary sector in the process of continuous data recording operation to the rotary medium. - 特許庁

通信制御部１２は、基地局２０−１に接続して無線ネットワーク＃１で通信を行っているときに、無線ネットワーク＃２への通信切替を試みる場合、一時的に基地局２０−２と同期して、基地局２０−２から、無線ネットワーク＃２の網構成の情報を含む網構成情報を取得するためのアドレスポインタを入手する。例文帳に追加

When the communication control part 12 connects to the base station 20-1, and performs communications in the wireless network #1; when it tries communication switching to the wireless network #2, it is temporarily synchronized with the base station 20-2, and obtains an address pointer for acquiring network composition information containing information of the network composition of the wireless network #2 from the base station 20-2. - 特許庁

ＭＡＣアドレスを登録するときは、領域管理テーブルＴ２を通じてデータテーブルＴ３の空き領域を確保し、確保した空き領域にＭＡＣアドレスを登録した後、登録領域のアドレス（ポインタ）を上記パラメータの組み合わせによって定まるハッシュテーブルＴ１のインデックス領域に格納する。例文帳に追加

When registering the MAC address, an idle area of a data table T3 is reserved through an area management table T2, the MAC address is registered in the reserved idle area and an address (pointer) of the registered area is stored in an index area of a hash table T1, depending on a combination of the parameters. - 特許庁

記録媒体と記録装置の組み合わせで最適な記録再生条件を求めるための試し記録領域が使用不能と検出された場合に、データ記録領域内に試し記録を行い、試し記録が行われた位置を示すアドレスポインタを含む管理情報を欠陥管理領域に記録するようにする。例文帳に追加

When detecting the impossibility of using a trial recording area for obtaining optimal recording/reproducing conditions in the combination of a recording medium with a recorder, trial recording is carried out in a data recording area, and management information including an address pointer indicating the position of the trial recording is recorded in a defect management area. - 特許庁

インストラクションレジスタ１２〜１４とマイクロコード処理機能を有し、アプリケーションデータ格納用メモリ（ＤＭ）２にスタック領域を持たせ、メモリ（ＤＭ）に対するアドレス制御は、そのスタック領域をアクセスするためのスタックポインタ（ＳＰ）２０とアドレスポインタ（ＤＰ）２２をマルチプレクサ２１で選択する。例文帳に追加

This programmable controller has instruction registers 12 to 14 and a microcode processing function, an application data storage memory (DM) 2 is made to have a stack region, and for address control over the memory (DM), a multiplexer 21 selects a stack pointer (SP) 20 and an address pointer (DP) 22 for accessing the stack region. - 特許庁

アレーアンテナ２５が受信した信号を演算処理して複数の受信ビームを発生するビーム発生部３８と、この受信ビームをウェイト値を使用して適応処理しビームを再合成するビーム適応処理部２７と、再合成したビームを復調する復調部２８と、受信ビームのレベル比較を行い、レベルの大きいものから３つを選定するビーム出力比較部３９と、ウェイト値を記憶したウェイト値格納部４１と、選定したビームの組合わせに基づいて格納部からウェイト値を読出して適応処理部に供給するアドレスポインタ作成部４０とを備え、受信直後は、格納部から読出したウェイト値に基づいてビーム合成を行い、所定時間経過後は、適応処理部が行う適応処理の過程で制御するウェイト値によりビーム合成を行う。例文帳に追加

Then, the beams are put together based on the weight read from the storage part immediately after the reception and the beams are put together by the weight controlled in the process of the adaptive processing performed by the adaptive processing part after the elapse of a prescribed time. - 特許庁