「オア回路」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

オーディオアンプの回路保護装置およびオーディオアンプ例文帳に追加

CIRCUIT PROTECTION APPARATUS FOR AUDIO AMPLIFIER, AND AUDIO AMPLIFIER - 特許庁

オア回路７はレベル比較器５，６の出力のオアをとる。例文帳に追加

An OR circuit 7 Ors outputs of the level comparators 5, 6. - 特許庁

オーディオアンプの直流検出回路例文帳に追加

DC DETECTION CIRCUIT FOR AUDIO AMPLIFIER - 特許庁

デジタルオーディオアンプの過負荷保護回路例文帳に追加

OVERLOAD PROTECTION CIRCUIT FOR DIGITAL AUDIO AMPLIFIER - 特許庁

混成集積回路装置およびオーディオアンプ例文帳に追加

HYBRID INTEGRATED CIRCUIT DEVICE AND AUDIO AMPLIFIER - 特許庁

オーディオアンプのショックノイズ防止回路例文帳に追加

CIRCUIT FOR PREVENTING SHOCK NOISE IN AUDIO AMPLIFIER - 特許庁

オア回路２３，２４はリダンダンシ判定回路１１〜１４の出力のオア演算をとり、その演算結果を切替え回路７に出力する。例文帳に追加

An OR circuit 23 and an OR circuit 24 OR-compute outputs of the redundancy judgment circuits 11 to 14, and their computed results are output to a changeover circuit 7. - 特許庁

直流成分除去回路１，第１の比較回路２，第２の比較回路３，反転回路４，第１の微分回路５，第２の微分回路６およびワイヤードオア回路７を設ける。例文帳に追加

A DC component eliminating circuit 1, a first comparing circuit 2, a second comparing circuit 3, an inverting circuit 4, a first differentiation circuit 5, a second differentiation circuit 6 and a wired OR circuit 7 are installed. - 特許庁

ＤＦＦ２を構成するマスタ回路１２ａとスレーブ回路１２ｂの相互間にオア回路ＯＲ２を設け、このオア回路ＯＲ２にマスタ回路１４ａの出力信号をフィードバック可能としている。例文帳に追加

An OR circuit OR 2 is provided between a master circuit 12a and a solve circuit 12b configuring a DFF 2, and an output signal from a master circuit 14a can be fed back to the OR circuit OR 2. - 特許庁

インバータ回路１９、２０の出力信号は排他的オア回路２１に供給される。例文帳に追加

Output signals of the inverter circuits 19, 20 are supplied to an exclusive OR circuit 21. - 特許庁

セレクタ２の入力端子Ａにはオア回路２２が接続され、入力端子Ｂにはオア回路２３が接続されている。例文帳に追加

An OR circuit 2 connects to an input terminal A of a selector 2 and an OR circuit 23 connects to an input terminal B. - 特許庁

オーディオアンプ用スイッチング電源における過電流保護回路例文帳に追加

OVERCURRENT PROTECTING CIRCUIT IN SWITCHING POWER SUPPLY FOR AUDIO AMPLIFIER - 特許庁

インバータ回路１５の出力信号は排他的オア回路２１の出力信号により制御されるクロックド・インバータ回路１６を介してラッチ回路１７に供給され、このラッチ回路１７の出力信号に応じて内部回路１８が動作される。例文帳に追加

An output signal of the inverter circuit 15 is supplied to a latch cirucit 17 through a clocked inverter circuit 16 controlled by an output signal of the exclusive OR circuit 21, and an internal circuit 18 is operated in accordance with the output signal of the latch circuit 17. - 特許庁

オア回路１２は、省電力モードの時、ウォッチドッグパルス検出回路１１からのリセット信号ＲＥＴを遮断する例文帳に追加

An OR circuit 12 shuts off the reset signal RET from the watch dog pulse detection circuit 11 at the electric power-saving mode. - 特許庁

オア回路１５ａ，１５ｂの一方の入力端には、それぞれセルアレイ選択回路１６の出力が供給される。例文帳に追加

The output of the cell array selection circuit 16 is supplied to the input end of one of the OR circuits 15a, 15b. - 特許庁

双方向端子切替え制御回路５を構成するオアゲート５１は、集積回路１とスリーステートバッファ４との間に配置されている。例文帳に追加

An OR gate 51 constituting a bi-directional terminal switching control circuit 5 is provided between a integrated circuit 1 and a 3-state buffer 4. - 特許庁

異常検出回路４０は、オア回路３０からの交番信号を監視し交番信号の出力が停止されたときに異常を検出する。例文帳に追加

An abnormality detection circuit 40 monitors the alternate signal from the OR circuit 30 and detects abnormality when output of the alternate signal is stopped. - 特許庁

エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の出力信号は、“Ｌ”となり、フリップフロップ回路ＦＦＣに保持される。例文帳に追加

An output signal of an exclusive OR gate circuit Ex-OR1 becomes 'L' and held in a flip-flop circuit FFC. - 特許庁

しかも、ワイヤードオアされた各配線にリセット回路を設ける必要がなく、回路規模を縮小することが可能となる。例文帳に追加

Further, because there is no need to provide a reset circuit corresponding to each wired-OR wire, reduction of the circuit scale is achieved. - 特許庁

真空管によるプッシュプル増幅回路で、従来型の位相反転回路の代わりに平衡回路により得られる信号を用いて高度な音質が得られるオーディオアンプ回路を提供する。例文帳に追加

To provide an audio amplifier circuit capable of obtaining high-grade sound quality by using signals obtained by a balancing circuit instead of a conventional phase inversion circuit in a push-pull amplifier circuit by a vacuum tube. - 特許庁

ソフトスタート信号生成ブロック２０は、それぞれカウンタ回路２１、ラッチ回路２２、ＤＡコンバータ２３、比較回路２４、及びオアゲート２５から構成される４チャネルのソフトスタート回路ＣＨ．１〜ＣＨ．４を含んでいる。例文帳に追加

A soft start signal generating block 20 comprises 4-channel soft start circuits CH.1-CH.4 each of which is composed of a counter circuit 21, a latch circuit 22, a DA convertor 23, a comparison circuit 24, and an OR gate 25. - 特許庁

フィールド間引き制御回路４０は、フィールド間引き選択信号ＳＡ及び間引きオンオフ制御信号ＳＢが入力されたオア回路４１と、このオア回路４１の出力と垂直スタート信号ＳＴＶが入力されたアンド回路４２から構成されている。例文帳に追加

The field thinning control circuit 40 comprises an OR circuit 41 to which a field thinning selection signal SA and a thinning on/off control signal SB are inputted and an AND circuit 24 to which the output of the OR circuit 41 and a vertical start signal STV are inputted. - 特許庁

ビデオアンプ１６は、アナログ信号用の直線性の良い増幅回路である。例文帳に追加

The video amplifier 16 is an amplifier circuit with excellent linearity for the analog signal. - 特許庁

オア回路１２３にはチップセレクタ信号＿ＣＳとライト信号＿ＷＲが入力される。例文帳に追加

The OR-circuit 123 inputs a chip selector signal-CS and a light signal-WR. - 特許庁

不良アドレス信号は、オア回路ＯＲ１を経由して、コンパレータ２４に入力される。例文帳に追加

The defective address signal is inputted to a comparator 24 through an OR circuit OR1. - 特許庁

一方、テスト入力信号ＳＩは、アンドオアインバータ回路ＡＯＩ２に入力される。例文帳に追加

On the other hand, a test input signal SI is inputted to an AND/OR inverter circuit AOI2. - 特許庁

電力部４の出力端に接続された天絡検知回路１と地絡検知回路２と、天絡検知回路１と地絡検知回路２の出力に接続されその論理和を出力し電力部４の出力制御端子に接続されるオア回路３とによって構成した。例文帳に追加

This output protection circuit is configured with a floating detection circuit 1 and a grounding detection circuit 2 connected to an output terminal of a power section 4, and an OR circuit 3 which is connected to outputs of the floating detection circuit 1 and grounding detection circuit 2 to output a logical sum and is also connected to an output control terminal of the power section 4. - 特許庁

オア回路２１，２２はリダンダンシ判定回路１１〜１４の出力のオア演算をとり、その演算結果をリダンダンシカラムデコーダ２，３に出力する。例文帳に追加

An OR circuit 21 and an OR circuit 22 OR-compute the outputs of the redundancy judgment circuits 11 to 14, and their computed results are outputted to a redundancy column decoder 2 and a redundancy column decoder 3. - 特許庁

スキャンモード信号ＳＣＡＮ及び論理回路ＬＧＣの出力データが入力されたオア回路ＯＲを備え、このオア回路ＯＲの出力データに応じて出力バッファＢＵＦＡが出力禁止状態となるように制御されている。例文帳に追加

An OR circuit OR to which a scan mode signal SCAN and output data of a logic circuit LGC are input is provided, and the output Buffer BUFA is controlled in such a way as to be set at an output inhibition state according to output data of the OR circuit OR. - 特許庁

ＩＣの入力端子１への入力信号Ａに重畳された正、負のパルスを検出回路２，３で検出し、これ等検出出力をオアゲート４へ入力し、このオア出力をパルス引延ばし回路５で所定時間だけパルス幅を引延ばし、レベル保持回路７の制御信号Ｅとする。例文帳に追加

Detection circuits 2, 3 detect positive and negative pulses superimposed on an input signal A at an input terminal 1 of an IC, give the detected outputs to an OR gate 4, a pulse width extension circuit 5 extends the pulse width of the OR output for a prescribed time and the result is used for a control signal E of a level hold circuit 7. - 特許庁

従来のクランプ回路のように電流源やビデオアンプを利用することなく、より簡素な構成のクランプ回路及びそのクランプ回路を備える映像処理装置を提供する。例文帳に追加

To provide a video processor provided with a clamp circuit having more simple constitution without utilizing a current source and a video amplifier differently from a conventional clamp circuit. - 特許庁

第５及び第６のアンド回路７１，７２の出力をオア回路８１に入力し、両アンド回路７１，７２のいずれかから”Ｈ”パルスが入力された際に”Ｈ”パルスを出力するように構成する。例文帳に追加

The error detecting apparatus is constituted in such a way that outputs of the fifth and sixth AND circuits 71, 72 are input to an OR circuit 81 and that, when the 'H' pulse is input from either the AND circuit 71 or the AND circuit 72, the 'H' pulse is output. - 特許庁

オーディオアンプ３１と、このオーディオアンプ３１の出力が供給されるスピーカ３２Ｌ、３２Ｒと、検出回路６２Ｆ、６２Ｔの検出出力にしたがってオーディオアンプ３１の利得を制御する制御回路４１とを設ける。例文帳に追加

The device is provided with an audio amplifier 31, speakers 32L, 32R to the output of the audio amplifier 31 is supplied, and a control circuit 41 for controlling the gain of the audio amplifier 31 according to the detection outputs of the detecting circuits 62F, 62T. - 特許庁

キャリア追加回路１２はＤＴＥ端末１からの送信データＳＤとキャリア検出回路１１からのキャリアデータｃとをオア合成してスクランブル回路１５にて蓄積回路１４からのスクランブルパターンｅ２でスクランブル処理する。例文帳に追加

The carrier addition circuit 12 Or combines transmission data SD from the DTE terminal 1 and carrier data (c) from the carrier detection circuit 11 and gives the result to a scramble circuit 15, where the resulting signal is scramble-processed by a scramble pattern e2 from the storage circuit 14. - 特許庁

したがって、スレーブ回路１２ｂの前でも論理処理を行うことができるため、オア回路ＯＲ２とマスタ回路１４ａを付加するだけの簡単な構成により、４分周、５分周、６分周を切り換え可能な分周回路を実現できる。例文帳に追加

Since logical processing is executed even before the slave circuit 12b, the frequency divider circuit that can select 1/4 frequency division, 1/5 frequency division and 1/6 frequency division can be realized with a simple configuration by only adding the OR circuit OR 2 and the master circuit 14a to the frequency divider circuit. - 特許庁

電力制御装置１１を、駆動コイル３に直列接続された電界効果型トランジスタ４、スナバ回路１２、作動信号出力部１７から構成し、作動信号出力部１７を、駆動信号発生回路１８、Ｖds検出回路１９、耐電圧判定回路２０、オア回路２１、素子作動回路２２から構成する。例文帳に追加

The power control unit 11 is composed of an FET 4 serially connected to a driving coil 3, a snubber circuit 12 and an operation signal output part 17 and the operation signal output part 17 is composed of a driving signal generating circuit 18, a Vds detecting circuit 19, a voltage resistance discriminating circuit 20, an OR circuit 21 and an element operating circuit 22. - 特許庁

オン発生回路５、オア回路ＯＲ、インバータＩＮＶ、及びＰＭＯＳＱ４からなるＦＢ期間制限回路は、ＦＢ信号がフィードバックされる期間を、ＬＥＤアレイ２をオン駆動するＳＷ信号のＯＮ期間と、ＳＷ信号に基づいてオア回路ＯＲで生成された補充期間との論理和に制限させる。例文帳に追加

An FB period limiting circuit comprising an on generation circuit 5, an OR circuit OR, an inverter INV and PMOS Q4 limits a period of FB signal feedback to the logical sum of an ON period of an SW signal for driving an LED array 2 on and a supplementary period generated by the OR circuit OR on the basis of the SW signal. - 特許庁

この回路６４はインバータＩＮＶ及びオア回路ＯＲから成り、インバータＩＮＶには水平デコーダ５６からの画像位置調整信号ＰＨが入力され、その出力と遅延制御回路５５からの画像位置調整遅延信号ＰＨ１がオア回路ＯＲに入力され、その出力から水平色同期信号ＨＤＢを得る。例文帳に追加

This circuit 64 is consisting of an inverter INV and an OR circuit OR and a picture position adjusting signal PH from a horizontal decoder 56 is inputted to the inverter INV and a picture position adjusting and delaying signal PH1 from the output of the decoder and a delay control circuit 55 is inputted to the OR circuit OR and a horizontal color synchonizing signal HDS is obtained from the output of the circuit 64. - 特許庁

不良解析メモリ８は入力データＳ１に対応するオア回路７の出力を、入力データＳ１に対応するアドレスに書き込む。例文帳に追加

A defect analysis memory 8 writes an output of the OR circuit 7 corresponding to the input data S1 to an address corresponding to the input data S1. - 特許庁

第１のダイオード１２と第２のダイオード１３とはダイオードオア回路を構成しており、接続点から電子機器に電源Ｖ１を供給する。例文帳に追加

A first diode 12 and a second diode 13 form a diode-OR circuit, and supply the source voltage V1 to the electronic apparatus from their junction. - 特許庁

オア回路２２には、入力端子ＩＮの入力信号とテスト信号入力端子ｔｅｓｔ1 に印加された信号とが入力される。例文帳に追加

An input signal of an input terminal IN and a signal applied to a test signal input terminal test1 are given to the OR circuit 22. - 特許庁

リダンダンシカラムデコーダ２，３はオア回路２１，２２の演算結果に応じて対応するリダンダンシカラム選択線を有効とする。例文帳に追加

The redundancy column decoders 2, 3 make corresponding redundancy column selection lines effective according to the computed results of the OR circuits 21, 22. - 特許庁

オア回路３９から２ｍｓ毎にＬｏｗが出力されると（Ｋ）、Ｄフリップフロップ４２のＰＲ端子へＨｉが入力される（Ｌ）。例文帳に追加

When Low is output from an OR circuit 39 every 2 ms (K), Hi is input to a PR terminal of a D flip-flop 42 (L). - 特許庁

オア回路１１０６は、その判定信号とその動作検出信号に基づき、第２のモードでのデータの送受を制限する信号を生成する。例文帳に追加

An OR circuit 1106 is configured to generate a signal for restricting the transmission/reception of data in the second mode, based on the determination signal and the operation detection signal. - 特許庁

そして、オア回路６７は、第１の画素群データと、ビットシフト後の第２の画素群データとを合成する。例文帳に追加

An OR circuit 67 combines the first pixel group data with the second pixel group data after the bit-shifting. - 特許庁