「オア回路」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

前述のレギュレータのそれぞれは、異常検出回路を有しており、その出力ピンa1〜anの出力信号が低抵抗139〜141を介してワイヤードオアされ、そのワイヤードオアされ信号が電源装置110を停止させる電源停止回路111の制御信号として使用される。例文帳に追加

Each of the regulators has an failure detection circuit, and wired OR of output signals of the output pins a1 to an of the regulators is performed via low resistances 139 to 141, and each of the signals subjected to wired-OR is used as a control signal of a power supply stop circuit 111 which stops a power source device 110. - 特許庁

ラジオ放送、テレビ放送はラジオアンテナ１、テレビアンテナ７でそれぞれ受信されラジオチューナ２、テレビチューナ９でそれぞれ検波され音声切替回路10、音声増幅回路11を通ってスピーカ12に出力される。例文帳に追加

Radio broadcasting and TV broadcasting are received by a radio antenna 1 and a TV antenna 7 respectively and are detected by a radio tuner 2 and a TV turner 9 respectively and are outputted to a speaker 12 through a sound switching circuit 10 and a sound amplification circuit 11. - 特許庁

選択器としてのオア回路３０は、照合回路ユニット１０、２０のうち一方から交番信号が入力されているときに、その交番信号を選択して出力する。例文帳に追加

When an alternate signal is input from one of the collation circuit units 10, 20, an OR circuit 30 as a selector selects and outputs the alternate signal. - 特許庁

液晶コントローラ１２のアドレスデコーダ１２１はアドレス信号ＡＤＲＳを入力してアドレスＡｘからノット回路１２２及びオア回路１２３を介してパラメータ設定レジスタ１２４へ制御信号を出力する。例文帳に追加

The address decoder 121 of a liquid crystal controller inputs an address signal ADRS, and outputs a control signal from an address Ax to a parameter setting resister 124 through a NOT-circuit 122 and an OR-circuit 123. - 特許庁

第１と第２の始動入賞検出信号ＳＳＡ，ＳＳＢは、ワイヤードオアされて、ラッチ信号生成回路１２０４の入力端子にＤに供給され、ラッチタイミング信号Ｓ２に同期してラッチ回路１２０５に供給される。例文帳に追加

The first and second start winning detecting signals SSA and SSB are wired-or, supplied to D of an input terminal of a latch signal generation circuit 1204 and supplied to a latch circuit 1205 synchronously with a latch timing signal S2. - 特許庁

バッファ８、１３は、補正回路１０に対してビデオアンプ１６の入力容量の影響を少なくしつつ、入力信号をそれぞれの回路に分岐する。例文帳に追加

Buffers 8, 13 branch the received signal to respective circuits while decreasing the effect of the input capacitance of a video amplifier 16 on a correction circuit 10. - 特許庁

オア回路２３には、入力信号を遅延した遅延回路２１の出力信号とテスト信号入力端子ｔｅｓｔ2 に印加された信号とが入力される。例文帳に追加

An output signal from a delay circuit 21 delaying the input signal and a signal applied to a test signal input terminal test2 are given to the OR circuit 23. - 特許庁

このアンドオアインバータ回路ＡＯＩ２には、クロック信号ＣＫを２個のインバータ回路ＩＮＶ１、ＩＮＶ２を経たノードＣＫＤの電位が制御信号として入力される。例文帳に追加

A potential of a node CKD passing a clock signal CK through two inverter circuits INV1, INV2 is controlled to said AND/OR inverter circuit AOI2 as a control signal. - 特許庁

エッジ検出回路７で赤外線入力１のエッジを検出し、このエッジ信号とシリアルデータとの論理和をオア回路８でとり、この論理和出力Ｘ（Ｚ）とタップ総数信号３とをＬＰＦ９へ入力する。例文帳に追加

An edge detection circuit 7 detects an edge of an infrared ray input 1 and an OR circuit 8 Ors the edge signal with serial data and an LPF 9 receives an OR output X(Z) and a tap total number signal 3. - 特許庁

レジスタ３の９ビット目の内容に応じた正負の一方の時点でカウンタ５のカウント値との一致の信号を出力するアンド回路８〜１１，オア回路１２を有する。例文帳に追加

AND circuits 8 to 11 and an OR circuit 12 are provided for outputting signals which agree with the count value of the counter 5 at one time of the positive, and the negative corresponding to the content of the ninth bit of the register 3. - 特許庁

そして、この合否判定結果からオア回路２１はＤＵＴ単位有効ＦＡＩＬ信号Ａ１を生成し、アンド回路２２によって測定モード対応ＦＡＩＬＡＮＤ信号Ａ２が生成される。例文帳に追加

An OR-circuit 21 generates a DUT unit effective FAIL signal A1 based on the determination result, and a measuring mode-corresponding FAILAND signal A2 is generated by an AND-circuit 22. - 特許庁

オア回路25は、m入力の論理和回路であり、冗長ワード選択信号RD1〜RDmの内1つでも「H」レベルとなった場合、ワード線選択禁止信号RDEが例えば「H」レベルで行デコーダ3へ出力される。例文帳に追加

An OR circuit 25 is the OR circuit of (m) inputs and when any one of redundant word select signals RD1-RDm becomes 'H' level, a word line selection inhibit signal RDE is outputted at 'H' level, for example, to a row decoder. - 特許庁

電源装置５００は、電源回路Ｕ１と、電源回路Ｕ１の出力電圧の出力を制御するオアリング用スイッチング素子１９０と、を有する単位電源装置１００を複数並列に接続して構成される。例文帳に追加

The power supply apparatus 500 is constituted of connecting in parallel a plurality of unit power supply apparatuses 100 having power supply circuits U1 and OR ring switching elements 190 controlling output of output voltage of the power supply circuits U1. - 特許庁

切替え回路７はメモリセルアレイ５の４つのＩＯ線を２つの組に分けて切替え動作を行い、オア回路２３，２４の演算結果に応じて対応する組に切替える。例文帳に追加

The changeover circuit 7 divides four IO lines of a memory cell array 5 into two sets so as to perform a changeover operation, and it changes over the IO lines to a corresponding set according to the computed results of the OR circuits 23, 24. - 特許庁

ＣＰＵ１１，１２がそれぞれ正常時に出力するクリア信号を微分回路１６，１７及びオア回路１８を通して異常検出素子１５に与え、異常検出素子１５からすべてのＣＰＵにリセット信号を与える。例文帳に追加

Clear signals respectively outputted by the CPU 11 and 12 at normal time are applied through differentiation circuits 16 and 17 and an OR circuit 18 to the abnormality detecting element 15 and reset signal is applied from the abnormality detecting element 15 to all the CPU. - 特許庁

ポイントシフト型ＦＩＦＯ回路３００に含まれるラッチ回路３３０は、出力がワイヤードオアされたｎ個のグループにグループ分けされており、カウント値が更新されるたびに異なるグループに属するラッチ回路の出力が順次選択される。例文帳に追加

Latch circuits 330 included in the point-shift FIFO circuit 300 are divided into n groups having wired-OR outputs, and the output of a latch circuit that belongs to a group different from a current group is sequentially selected each time a count value is updated. - 特許庁

ロジック回路部１７２は３入力オアゲート（ＯＲ１，ＯＲ２，・・・，ＯＲｎ）などで構成され，各々のオアゲートはシフトレジスタ部１７１の出力を選択的に３個ずつ入力して論理演算する。例文帳に追加

Moreover, the logic circuit part 172 is constituted of 3-input OR gates (OR1, OR2,..., ORn) or the like and each OR gate performs an logical operation by selectively inputting outputs of the shift register part 171 by 3 pieces. - 特許庁

複数個から成るアンド回路１１〜２０より、複数の交通信号灯の一対の組み合わせの中で、原則的に同時点灯を不可とする全ての組み合わせについて同時点灯が行われた場合に異常信号を出力し、オア回路２１により各アンド回路１１〜２０から出力される複数の信号のうち、少なくとも一つのアンド回路から異常信号が出力されると、これを異常表示として検出する。例文帳に追加

This abnormal indication detecting method outputs an abnormality signal from plural AND circuits 11-20 when simultaneous lighting is performed concerning all of combination to originally disable simultaneous lighting among pairs of combination of plural traffic signals and when the abnormality signal is outputted from at least, one AND circuit among plural signals outputted from the respective plural AND circuits 11-20 by an OR circuit 2, this is detected as abnormal indication. - 特許庁

ＶＩＣＳデータはラジオアンテナ１またはテレビアンテナ２を介して受信され、ラジオチューナ２またはテレビチューナ９で検波を行ない、検波出力切替回路13、ＶＩＣＳデコーダ３、ナビＣＰＵ４、描画回路５を通って表示装置６で表示される。例文帳に追加

VICS data are received through the radio antenna 1 or the TV antenna 2 and are detected by the radio tuner 2 or the TV tuner 9 and are displayed on a display device 6 through a detection output switching circuit 13, a VICS decoder 3, a navigation CPU 4, and a plotting circuit 5. - 特許庁

たとえば、セルアレイ選択トランジスタ１２ａ，１２ｂの各ゲートにつながるセルアレイ選択信号線ＳＴ０、および、セルアレイ選択トランジスタ１３ａ，１３ｂの各ゲートにつながるセルアレイ選択信号線ＳＴ１は、オア回路１５ａ，１５ｂを介して、セルアレイ選択回路１６に接続されている。例文帳に追加

For example, a cell array selecting signal line STO connected to each gate of cell array selection transistors 12a, 12b, and a cell array selection signal line ST1 connected to each gate of cell array selection transistors 13a, 13b are connected through OR circuits 15a, 15b to a cell array selection circuit 16. - 特許庁

よって、外乱光がある場合にはオアゲート１０５の出力がＨとなり、各フリップ・フロップ回路９６〜９８のプリセット端子ＰＲにはフリップ・フロップ回路１０２のＱ出力が入力され、記憶ループが構成される。例文帳に追加

Accordingly, if the disturbance light is present, the output of an OR gate 105 is H, and Q output of a flip-flop circuit 102 is input in preset terminals PR of flip-flop circuits 96-98 to compose a memory loop. - 特許庁

また、検出回路は、第１の検出部５ａと、第２の検出部６ａと、第１の検出部５ａの検出出力（ａ点）と第２の検出部６ａの検出出力（ｂ点）とを入力としたオア出力をする信号合成回路７とから構成される。例文帳に追加

The detecting circuit is constituted with a first detecting part 5a; a second detecting part 6a; and a signal synthetic circuit 7 for forming or output by inputting the detecting output (point a) of the first detecting part 5a and the detecting output (point b) of the second detecting part 6a. - 特許庁

制御回路４１は、検出回路６２Ｆ、６２Ｔがフォーカスコイル２１Ｆおよびトラッキングコイル２１Ｔの少なくとも一方に電圧の生じたことを検出したとき、オーディオアンプ３１の利得を所定の大きさに制御してスピーカ３２Ｌ、３２Ｒから警報音を出力させる。例文帳に追加

The control circuit 41 controls the gain of the audio amplifier 31 to a designated value to output warning sound from the speakers 32L, 32R when the detecting circuits 62F, 62T detect generation of voltage in at least one of the focus coil 1F and the tracking coil 21T. - 特許庁

各論理カード０，１，２内に、自カードの活線挿抜を検出するための活線挿抜検出回路０１，１１，２１を設け、各カードの活線挿抜検出信号をワイヤードオア接続して、このオア出力を論理的活線挿抜信号とし、バスストップ信号として用いる。例文帳に追加

Inside respective logic cards 0, 1 and 2, live wire insertion/ ejection detecting circuits 01, 11 and 21 are provided for detecting the live wire insertion/ejection on the present card, a wired OR connection is performed to the live wire insertion/ejection detecting signals of the respective cards, and such OR output is defined as a logical live wire inserting/ejecting signal and used as a bus stop signal. - 特許庁

ビデオアンプにダイナミックレンジを超える電圧レベルの映像信号が入力されることなく、これによりビデオアンプの誤動作をを防止し、正常な映像信号を液晶表示装置へ出力可能な液晶表示装置の駆動回路を提供する。例文帳に追加

To provide a driving circuit for a liquid crystal display device capable of outputting a normal video signal to the display device by preventing the input of the video signal having a voltage level exceeding the dynamic range of video amplifier to the video amplifier and preventing, as a result, the malfunction of the video amplifier. - 特許庁

スキャンテストピン１１に‘Ｈ’レベルの信号Ａを入力して内部回路１２をスキャンテストモードに切り換えるとともに、オア回路１３により内部ピン１４ａを経由してセル１４の定常電流パスをオフ状態にし、スキャンテスト用のテストパターンを内部回路１２に印加してＩＤＤＱテストを行なうことにより故障検出率を高める。例文帳に追加

A signal A of H level is inputted to a scan test pin 11 to switch an internal circuit 12 to a scan test mode, an OR circuit 13 is operated to cut off a stationary current path of a cell 14 via an inner pin 14a, and a test pattern for scan tests is applied to the internal circuit 12 to execute IDDQ tests, thereby raising the failure detectivity. - 特許庁

また、周波数を変更しようとするときにシステムクロック停止回路１４のフリップフロップ１５をリセットし、オアゲート１６から周波数変更回路９にシステムクロックを供給し、判定部１１からの動作終了信号によってフリップフロップ１５をセットして、システムクロックの周波数変更回路９への伝達を遮断する。例文帳に追加

Furthermore, in the came of changing the frequency, a flip-flop 15 of a system clock stop circuit 14 is reset to allow an OR gate 16 to supply a system clock to a frequency revision circuit 9, and a discrimination section 11 uses an operation end signal to set the flip-flop 15 so as to interrupts transmission of the system clock to the frequency revision circuit 9. - 特許庁

合成回路９はオーディオアンプ７から出力されるアナログ音声信号の交流電圧Ｖ_１と直流電源８から出力された直流電圧Ｖ_２とを合成する。例文帳に追加

The synthesizing circuit 9 synthesizes the AC voltage V_1 of an analog sound signal output from an audio amplifier 7 and the DC voltage V_2 output from the DC power source 8. - 特許庁

比較回路には、２つの１ビット信号の一致／不一致を判定しその結果を出力し相互にワイヤードオア接続された複数個の１ビット比較器が設けられている。例文帳に追加

The comparator circuit is provided with plural one-bit comparators 10 which decide the coincidence/noncoincidence of two one-bit signals, output the results and are mutually subjected to wired OR connection. - 特許庁

デジタル回路によるパルス幅変調において、与えられたクロック周波数とパルス周期に対して、パルス幅変調の分解能を向上させ、量子化ノイズの小さなフルデジタル・オーディオアンプを提供する。例文帳に追加

To provide a full digital audio amplifier which improves resolution of pulse-width modulation with respect to given clock frequency and pulse period in pulse-width modulation by a digital circuit, and is small in quantization noise. - 特許庁

オーディオアンプにおいて、電力供給回路に使用される整流ダイオードがパワーアンプより先に上限温度を超えた場合の熱破壊を防止する。例文帳に追加

To prevent thermal destruction in an audio amplifier when a rectifying diode used in a power supply circuit exceeds an upper limit temperature before a power amplifier does. - 特許庁

本発明の液晶表示装置は、液晶パネル１と、D/A変換部２と、ビデオアンプ３と、コモン電極／Ｃs線駆動回路４と、タイミングコントローラ５とを備える。例文帳に追加

This device is provided with a liquid crystal panel 1, a D/A conversion part 2, a video amplifier 3, a common electrode/Cs line drive circuit 4 and a timing controller 5. - 特許庁

作動流体を切り換える主弁部と、複数のシャトル弁を組み合わせたオア回路部とからなるインターロック用バルブの、メンテナンス性及び取り扱い性を高める。例文帳に追加

To enhance maintainability and handling property of an interlocking valve comprising a main valve unit to switch a working fluid and an OR circuit unit with a plurality of shuttle valves combined with each other. - 特許庁

ＤＣカット用コンデンサ無しで負荷を直流結合で駆動し、またチャージ・ポンプ回路の動作に起因して発生するノイズが画像信号に混入することを防止することが可能なビデオアンプを提供する。例文帳に追加

To provide a video amplifier capable of driving a load by DC coupling without a capacitor for DC cutting, and preventing a noise generated due to operation of a charge pump circuit from being mixed with an image signal. - 特許庁

本発明によれば、全てのラッチ回路の出力をワイヤードオア接続する場合と比べて、出力負荷が低減するため、高い信号品質を得ることが可能となる。例文帳に追加

The high signal quality can be obtained since an output load is decreased as compared with such a case that the outputs of all latch circuits are made to be wired-OR connected. - 特許庁

第１のエクスクルーシブオア回路４０は、メモリへのデータ書き込み時に、メモリに収容されるデータのパリティ符号とメモリ内での収容アドレスに関連する監視パターンの排他的論理和を生成する。例文帳に追加

A first exclusive OR circuit 40 exclusively ORs the parity code of data stored in a memory 10 and a monitor pattern related to the storage address inside the memory when writing data to the memory 10. - 特許庁

簡単な回路構成により左チャンネルの減衰量と右チャンネルの減衰量が等しくなるように補正することができ、ギャングエラーの発生を防ぐことができるオーディオアンプを提供する。例文帳に追加

To provide an audio amplifier in which the attenuation amount of the left channel can be equalized to that of the right channel through simple circuitry and occurrence of gang error can be prevented. - 特許庁

本発明は、簡単な構成で電源の投入時及び遮断時にショックノイズの発生を防止できるオーディオアンプ回路を提供することを目的とする。例文帳に追加

To provide an audio amplifier circuit that can prevent the occurrence of a shock noise caused at application and interruption of power in spite of a simple configuration. - 特許庁

第２のエクスクルーシブオア回路４１は、メモリからのデータ読み出し時に、メモリから読み出した検査ビットとメモリ内での収容アドレスに関連する照合パターンの排他的論理和を生成する。例文帳に追加

A second exclusive OR circuit 41 exclusively ORs the check bit read out of the memory 10 and a collate pattern related to the storage address in the memory at the time of reading data out of the memory 10. - 特許庁

テレビ受像機に内蔵のオーディオ回路・スピーカを、適切にマルチチャンネルオーディオシステムに組み入れることのできるオーディオアンプを提供する。例文帳に追加

To provide an audio amplifier capable of appropriately incorporating a built-in circuit/speaker in a TV receiver into a multichannel audio system. - 特許庁

パワーオンに時間を要さずに、オーディオアンプの出力オフセットに起因するポップ音を防止することのできるポップ音防止回路およびポップ音防止方法を提供する。例文帳に追加

To provide a click noise prevention circuit and click noise prevention method which prevent click noise caused by output offset of an audio amplifier without taking a time for power-on. - 特許庁

さらにビデオアンプ１Ｒ、１Ｇ、１Ｂの出力ＯＵＴＭが互いに接続され、この接続中点が電流−電圧（Ｉ−Ｖ）変換回路７に接続される。例文帳に追加

Outputs OUTM of the video amplifiers 1R, 1G and 1B are connected to each other and a middle point of the connection is connected to a current-voltage (I-V) converting circuit 7. - 特許庁

複数のトライステートバッファ２，３の出力端子をワイヤードオアさせたトライステートバス１において、トライステートバス１に、データ保持回路１１によるラッチ機能を持たせる。例文帳に追加

In the tri-state bus 1 where output terminals of a plurality of tri-state buffers 2 and 3 are subjected to wired OR, a latch function by a data holding circuit 11 is imparted to the tri-state bus 1. - 特許庁

本発明は、簡単な構成で電源の投入時及び遮断時にショックノイズの発生を防止できるオーディオアンプのショックノイズ防止回路を提供することを目的とする。例文帳に追加

To provide a circuit for preventing shock noise in audio amplifiers, which can prevent the shock noise in simple constitution when power is turned on and off. - 特許庁

フィラメント電圧のいずれか一方でも寿命末期時の値になっていれば、オア回路ＯＲの出力は寿命末期時を示す値になる。例文帳に追加

If either of the filament voltage has become the value at the last stage of its life, the output of an or circuit OR will become value which indicates the time of the last stage of its life. - 特許庁