「リセット回路」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

回路134 はセット・リセット回路130 と、信号150 に応じてデータａ、ｂを選択するセレクタ回路132 を含む。例文帳に追加

The circuit 134 includes a set/reset circuit 130 and a selector circuit 132, that selects data (a) or (b) in response to a signal 150. - 特許庁

リセット時に動作するメモリの初期化回路を専用回路として設ける必要のないリコンフィグ可能な集積回路装置を提供する。例文帳に追加

To provide a reconfigurable integrated circuit device that eliminates the need to provide a memory initialization circuit as a dedicated circuit for operation during resetting. - 特許庁

ＡＮＤ回路４１の出力端子は第２の制御回路５におけるラッチ回路ＬＨ２のリセット端子Ｒに接続されている。例文帳に追加

An output terminal of the AND circuit 41 is connected to a reset terminal R of a latch circuit LH2 of the second control circuit 5. - 特許庁

電流を検知するために積分回路を使用する読み出し回路において、当該積分回路のリセット動作に必要なセトリング時間を短くする。例文帳に追加

To shorten setting time necessary for a reset operation of an integrated circuit in a read circuit using the integrated circuit to detect current. - 特許庁

パワーオンリセット回路１１，フリップフロップ１３，電源監視回路１４にてＦＳＤ回路を構成する。例文帳に追加

An FSD circuit is constructed of a power-on-reset circuit 11, a flip-flop 13, a power supply monitoring circuit 14. - 特許庁

起動時停止降圧回路群は、パワーオンリセット回路からの配線距離が短いものから順に選択された複数の降圧回路からなる。例文帳に追加

The voltage step-down circuits group of start time stopping consists of the plurality of voltage step-down circuits selected in order of shortness of wiring distance from the power-on reset circuit. - 特許庁

そして、この組み合わせ回路の出力によりラッチ回路のリセットを行うことにより書き込み回路への書き込みデータの出力を制御する。例文帳に追加

In this case, verification is OK and a write latch circuit 111 is reset; hence, no write operation is performed. - 特許庁

タイミング制御回路は、内部リセット信号ＰＲＥＳＥＴ２を活性化させることによりラッチ回路Ｌ１をリセットし、内部リセット信号ＰＲＥＳＥＴ１を所定期間だけ活性化させることにより設定データをラッチ回路Ｌ１に保持させる。例文帳に追加

The timing control circuit resets the latch circuit L1 by activating the internal reset signal PRESET 2 and allows the latch circuit L1 to hold the setting data by activating the internal reset signal PRESET 1 only for a predetermined period. - 特許庁

ヒューズ回路３０は、ヒューズ素子３１と、内部リセット信号ＰＲＥＳＥＴ１に応答して、ヒューズ素子３１の設定データを取得する読出回路ＲＤと、設定データを一時的に保持し、内部リセット信号ＰＲＥＳＥＴ２によってリセットされるラッチ回路Ｌ１を備える。例文帳に追加

A fuse circuit 30 includes a fuse element 31, a read-out circuit RD which obtains setting data of the fuse element 31 in response to the internal reset signal PRESET 1, and a latch circuit L1 which temporarily holds setting data and is reset by the internal reset signal PRESET 2. - 特許庁

リセット時間経過後パワーオンリセット信号発生回路１２８_ｉからリセット信号Ｒが出力されなくなると、第２の選択回路１２７_ｉは、状態保持回路１２６_ｉに保持され出力されているクロック切り替え信号Ｓ１を選択する。例文帳に追加

If no reset signal R is output from the power-on reset signal generating circuit 128_i after the period of resetting time has elapsed, a second selection circuit 127_i selects a clock-switching signal S1 that has been retained in the state-retaining circuit 126_i and has been output. - 特許庁

リセット端子６をオープンにし、クロック入力端子１にクロックパルスを入力すると、これが第１の分周回路２で分周され信号制御回路４を介してリセット端子６に伝わり、このリセット端子６出力により第１の分周回路２の動作確認ができる。例文帳に追加

When a reset terminal 6 is opened to input a clock pulse to a clock input terminal 1, the frequency of the clock pulse is divided by a first frequency dividing circuit 2 to be transmitted to the reset terminal 6 via a signal control circuit 5, and an operation of the first frequency dividing circuit 2 is confirmed by an output of the reset terminal 6. - 特許庁

ユニット１２_ｉへの電源供給でパワーオンリセット信号発生回路１２８_ｉからリセット時間出力されるリセット信号Ｒによってインヒビット回路１２９_ｉからの選択信号Ｓ２を第２の選択回路１２７_ｉで選択する。例文帳に追加

A selection signal S2 from an inhibit circuit 129_i is selected by a second selection circuit 127_i, according to a reset signal R which is the output for a period of resetting time from a power-on reset signal generating circuit 128_i, when power is supplied to a unit 12_i. - 特許庁

リセット回路１６が特定の光を検出すると、安全回路１０ａの高電圧印加の停止状態がリセットされて放電ランプが始動されるので、高所作業を伴わずに安全回路１０ａの動作を個別的にリセット操作することが可能となる。例文帳に追加

If the reset circuit 16 detects the specific light, the stopped state of impressing the high voltage on the safety circuit 10 is reset to start the discharge lamp, and operation of the safety circuit 10a is individually reset thereby without requiring the high lift work. - 特許庁

リセット遅延回路１０は、故障検出回路９をリセットすると共に半導体レーザ４をオン指示するリセット信号（ＴＸ＿ＤＩＳＡＢＥＬ）を受けて、あらかじめ設定された遅延時間経過後、ＤＣバイアス電流供給回路３の出力をオン指示する。例文帳に追加

A reset delay circuit 10 resets the fault detecting circuit 9 and indicates that a DC bias current feed circuit 3 is turned on after a previously set delay time elapses, receiving a reset signal (TX-DISABLE) that instructs the semiconductor laser 4 to be turned on. - 特許庁

本発明は、パワーオンリセット回路を有する半導体集積回路に関し、パワーオンリセット信号を確実に発生させ、内部回路を初期化することを目的とする。例文帳に追加

To provide a semiconductor integrated circuit having a power-on reset circuit that surely generates a power-on reset signal for initializing its internal circuit. - 特許庁

上記リセット回路は、ガスレーザ装置の高電圧パルス発生回路等に用いられる磁気スイッチや、パルストランスのリセット回路として用いることができる。例文帳に追加

The current resetting circuit can be used as a magnetic switch used for the high-voltage pulse generating circuit etc., of a gas laser or the resetting circuit of a pulse transformer. - 特許庁

このように、ＢＧＲ回路１およびコンパレータ２ａが安定動作領域に入ってから、被リセット回路１０のＰＯＲ状態を解除できるため、被リセット回路１０が誤動作するおそれがない。例文帳に追加

Thus, because the POR state of the reset circuit 10 can be released after the BGR circuit 1 and the comparator 2a enter the stable operation area, there is not risk that the reset circuit 10 malfunctions. - 特許庁

シフトレジスタの初期化のための初期リセット信号ＩＲＳを生成する初期リセット信号生成回路１１０は、プルアップ回路１１とプルダウン回路１２とから成る。例文帳に追加

The initial reset signal generation circuit 110, which generates an initial reset signal IRS for initializing a shift register, comprises a pull-up circuit 11 and a pull-down circuit 12. - 特許庁

電圧検知回路１４は、整流回路１２の出力電圧ＶＩＮの検知結果に基づいて、制御回路１５に対するリセット操作またはリセット解除操作を実行する。例文帳に追加

The voltage detection circuit 14 executes a reset operation or a reset releasing operation to the control circuit 15 based on a detection result of the output voltage VIN of the rectification circuit 12. - 特許庁

リセット回路についてもリセットしきい値を調整する場合に、そのための回路面積を余分に必要とすることなく、トリミングも別途必要としない回路装置を提供する。例文帳に追加

To provide a circuit which does not need an extra circuit area for reset threshold adjustment nor trimming separately in the case of adjusting the reset threshold about a reset circuit. - 特許庁

走査電極駆動回路部１１０は、維持放電パルスを印加する維持クランプ回路１１２と、リセットパルスを印加するリセット回路１１３を備える。例文帳に追加

The scanning electrode driving circuit part 110 is equipped with a sustain clamp circuit 112 which applies a sustain discharge pulse and a reset circuit 113 which applies a reset pulse. - 特許庁

回路は、パワー・オン・リセット信号の前縁部分を発生する起動回路と、パワー・オン・リセット信号の後縁部分を発生する第２の回路とを含む。例文帳に追加

The circuit of this invention includes a starting circuit which generates the leading edges of the power on reset signals and a second circuit which generates the trailing edges of the power on rest signals. - 特許庁

行駆動回路は、単位フレーム間において、複数のホワイト画素回路１１が蓄積した電荷を排出するリセット制御を複数の画素回路が蓄積した電荷を排出するリセット制御よりも多く実行する。例文帳に追加

The row drive circuit executes reset control for discharging charges accumulated by the plurality of white pixel circuits 11, to more than reset control for discharging charges accumulated by the plurality of pixel circuits among unit frames. - 特許庁

読出回路は、クロック信号に基づいて、リセット信号を出力するリセット回路と、クロック信号に基づいて、クロック信号を遅延させたディレイ信号を出力するディレイ回路と、を備える。例文帳に追加

The read-out circuit includes a reset circuit for outputting a reset signal on the basis of a clock signal, and a delay circuit for outputting a delay signal obtained by delaying the clock signal on the basis of the clock signal. - 特許庁

半導体装置１００は、レギュレータ１１、第１のパワーオンリセット回路１２、第２のパワーオンリセット回路１３及び制御回路１４を有する。例文帳に追加

A semiconductor device 100 includes a regulator 11, a first power-on reset circuit 12, a second power-on reset circuit 13 and a control circuit 14. - 特許庁

カウンタ回路32のカウント値がデータS4で規定された値になると、カウンタ回路32からリセットパルスS3が出力され、ラッチ回路33が強制的にリセットされる。例文帳に追加

When the count value of the counter circuit 32 reaches a value set by data S4, a reset pulse S3 is outputted from the counter circuit 32, and the latch circuit 33 is reset forcibly. - 特許庁

信号パターン検出回路１７５で正常以外の信号が検出されると、リセット回路１７６を起動させてＡＧＣ回路１７７をリセットさせるようにしている。例文帳に追加

When a signal other than the normal signal is detected by the signal pattern detection circuit 175, a reset circuit 176 is started to reset an AGC circuit 177. - 特許庁

少なくとも上記ハード異常検出回路３０の電源リセット回路３４をリセットしない限り、スタータ駆動回路２０が再起動しないように構成する。例文帳に追加

The starter driving circuit 20 is prevented to restart, unless at least a power reset circuit 34 in the hard abnormality detecting circuit 30 is reset. - 特許庁

これにより、制御回路１１の暴走が確実に回避されるとともに、リセット回路１１ａの暗電流が必要最低限の期間だけ流れてリセット回路１１ａの消費電力が大幅に低減される。例文帳に追加

As a result, runaway of the control circuit 11 is prevented surely, the dark current of the reset circuit 11a flows only for a required minimum period, and the power consumption of the reset circuit 11a is reduced. - 特許庁

障害リセット回路１２はタイムアウトが通知されると、障害制御回路１０が現在障害処理中でない場合に限って拡張記憶装置２の障害検出回路２１をリセットする。例文帳に追加

At the time of receiving the information of time-out, the circuit 12 resets a fault detection circuit 21 in an extended storage device 2 only when a fault con-trol circuit 10 does not execute fault processing at present. - 特許庁

一方、制御回路９がリセット回路２３を制御して、二次側巻線７−２に電流が流れはじめてから一定期間、ピーク電圧ホールド回路１０−２によりホールドされたピーク電圧をリセットする。例文帳に追加

On the other hand, the control circuit 9 controls a reset circuit 23, and resets the peak voltage held by the peak voltage hold circuit 10-2 for a fixed period after the current is started to flow to the secondary-side winding 7-2. - 特許庁

また、昇圧電圧ＶＯ１の分圧ＶＯ２が基準電圧ＶＲ１より高くなったことが電圧検出回路１で検出されると、分周回路２２の状態をリセット回路２３によってリセットする。例文帳に追加

If it is detected by a voltage detection circuit 1, that a divided voltage VO2 of a stepped-voltage VO1 is higher than a reference voltage VR1, the state of the frequency-dividing circuit 22 is reset by a reset circuit 23. - 特許庁

Ｄ−ＦＦ１２から”Ｈ”レベルが出力されることで、リセット伸長回路１４内のカウンタ回路がカウント動作を開始し、規定時間経過するとリセット伸長回路１４が”Ｌ”レベルを出力する。例文帳に追加

When the 'H' level signal is outputted from the D-FF 12, a counter circuit in the reset extension circuit 14 starts counting operation, and after the lapse of prescribed time, the circuit 14 outputs an 'L' level signal. - 特許庁

ＵＳＢインタフェースに接続された回路が異常な状態に陥ったことを検出してリセットを指示するリセット指示回路を設けることなく、異常な状態に陥った回路を復旧することができる情報処理装置を提供する。例文帳に追加

To provide an information processor capable of restoring a faulty circuit, without providing a reset instruction circuit for instructing resetting after detecting that the circuit connected to a USB interface has failed. - 特許庁

出力回路に含まれるソースフォロアの電源電圧をリセット回路の電源電圧と異なる電圧とした場合、リセット回路の電源電圧変動によるソースフォロアの出力電圧の変動を低減する。例文帳に追加

To reduce fluctuation in output voltage of a source follower due to source voltage fluctuations of a reset circuit, when the source voltage of the source follower included in the output circuit is set at a voltage different from the source voltage of the reset circuit. - 特許庁

このフューズＦの切断、非切断に応じて、書き換え／読み出し回路１３のラッチ回路のリセット状態を制御するために、リセット制御回路８１が設けられている。例文帳に追加

A reset control circuit 81 is provided to control a reset state of a latch circuit of the rewriting/read-out circuit 13 in accordance with cut-off, non-cut-off of this fuse F. - 特許庁

異常が検出されると、リセット信号発生回路１１２がメインクロック動作回路８に対してリセット信号を出力すると共に報知回路１１３が表示装置１２及びスピーカ１３を制御して異常を報知する。例文帳に追加

When the abnormality is detected, a reset signal generation circuit 112 outputs a reset signal to the main clock operation circuit 8, and a notification circuit 113 controls a display device 12 and a speaker 13 to notify the abnormality. - 特許庁

その後で、切替／再同期制御回路１４は、全ＣＰＵに対してリセットを発行する。例文帳に追加

After that, the switching/resynchronization control circuit 14 issues a reset to every CPU. - 特許庁

ラッチ回路を有する走査可能な非同期プリセットおよび／もしくはクリアフリップフロップを得る。例文帳に追加

To obtain a scannable asynchronous preset and/or clear flip-flop having latch circuits. - 特許庁

制御回路１０１は、リセット信号を受け取ると、スイッチＭ１を強制的にターンオフする。例文帳に追加

When the control circuit 101 receives the reset signal, it turns off the switch M1 forcibly. - 特許庁

バスシステム、リセットイニシャライズ回路、及びバスシステムにおける障害復旧方法例文帳に追加

BUS SYSTEM, RESET INITIALIZATION CIRCUIT, AND FAILURE RESTORATION METHOD FOR BUS SYSTEM - 特許庁

フラッシュリセット回路４００は、単独の（フラッシュ）信号インターフェースを有する。例文帳に追加

The flush reset circuit 400 has a solitary (flush) signal interface. - 特許庁

放送波受信機、半導体集積回路、および放送波受信機のプリセット登録方法例文帳に追加

BROADCAST WAVE RECEIVER, SEMICONDUCTOR INTEGRATED CIRCUIT, AND PRESET REGISTRATION METHOD FOR BROADCAST WAVE RECEIVER - 特許庁

パルス電流の波形整形を可能にし、回路のリセット動作を確実にする。例文帳に追加

To secure a reset action of a circuit by enabling waveform shaping of a pulse current. - 特許庁

電子機器装置１は、マイコン６と、リセットＩＣ７と、電圧低下回路８とを備える。例文帳に追加

An electronic equipment device 1 includes a microcomputer 6, a reset IC 7 and a voltage drop circuit 8. - 特許庁