「拡散型フロー」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

コントロールゲートとなる埋設拡散領域を形成されたＳｉ基板上にフローティングゲート電極を、Ｓｉ基板表面の絶縁膜を介して容量結合するように形成し、フラッシュメモリセルが形成される活性領域中において、前記フローティングゲート電極の両側にソース領域およびドレイン領域となるｎ型拡散領域を形成する。例文帳に追加

In an active area forming a floating gate electrode on an Si substrate forming a burying dispersion area being a control gate so as to be capacity-coupled through an insulating of the surface of the Si substrate and forming a flash memory cell, an n type dispersion area being a source area and a drain area is formed on both sides of the floating gate electrode. - 特許庁

このPMOSフローティングゲートトランジスタ５２は、高い破壊電圧を設けるために、ドレインを形成するｐ+アクティブ領域７０の下にｐ-型拡散領域６８を用いる。例文帳に追加

The PMOS type floating gate transistor 52 uses the p-diffused region 68 below a p+ active region 70 which forms a drain, to provide a high breakdown voltage. - 特許庁

１ｐｏｌｙ型メモリセル１０は、１対のソース／ドレイン領域１１と、フローティングゲート電極層１３と、コントロールゲート用不純物拡散領域１４とを有している。例文帳に追加

A 1poly type memory cell 10 has a pair of source-drain region 11, a floating gate electrode layer 13, and an impurity diffusion region 14 for control gate. - 特許庁

不純物拡散層１８、第１のチャネル領域２０ａおよび第１のｎ^+型フローティングエミッタ領域２２ａの下端部には、埋込み絶縁層７０が形成されている。例文帳に追加

A buried insulation layer 70 is formed at the lower end part of the impurity diffused layer 18, the first channel region 20a and the first n+ type floating emitter region 22a. - 特許庁

ベース領域１６の表面部にはｎ^+型フローティングエミッタ領域（第６半導体層）２２が形成され、不純物拡散層１８とフローティングエミッタ領域２２との間に第１のチャネル領域（第５半導体層）２０ａが形成されている。例文帳に追加

An n+ type floating emitter region (sixth semiconductor layer) 22 is formed on the surface part of the base region 16 and a first channel region (fifth semiconductor layer) 20a is formed between the impurity diffused layer 18 and the floating emitter region 22. - 特許庁

また、シリコン基板１の周辺部に、画素領域を囲むとともにオーバーフローバリア層１１を画素領域とその外周部とに分離するトレンチ２１を形成し、トレンチ２１の内壁部に、オーバーフローバリア層１１と異なる導電型の不純物拡散層２２を形成してもよい。例文帳に追加

Furthermore, a pixel region is enclosed in the peripheral part of the silicon substrate 1, and a trench 21 is formed so as to separate the overflow barrier layer 11 into the pixel region and its outer peripheral part, and a conductive type impurity diffused layer 22 different from the overflow barrier layer 11 may be formed in the inner wall part of the trench 21. - 特許庁

縦型２重拡散ＭＯＳＦＥＴを用いた半導体リレーにおいて、基板上に形成された第１のエピタキシャル層と、この第１のエピタキシャル層上にさらに形成され第１のエピタキシャル層よりも濃度の高い第２のエピタキシャル層と、第１及び第２のエピタキシャル層上に形成された縦型２重拡散ＭＯＳＦＥＴと、縦型２重拡散ＭＯＳＦＥＴの周囲であって第１及び第２のエピタキシャル層の境界部分に形成されたフローティングフィールドリングとを設ける。例文帳に追加

The semiconductor relay employing a vertical double diffusion MOSFET comprises a first epitaxial layer formed on a substrate, a second epitaxial layer formed on the first epitaxial layer with higher density than the first epitaxial layer, a vertical double diffusion MOSFET formed on the first and second epitaxial layers, and a floating field ring formed around the vertical double diffusion MOSFET at the boundary of the first and second epitaxial layers. - 特許庁

一端が電気的に浮いた状態で設けられるフローティング抵抗を、ｐ型半導体からなる拡散抵抗１４として、ｐ型半導体基板１０内に形成されたｎ型半導体領域１３内に孤立した島状に形成する。例文帳に追加

The floating resistor formed under a state that one end is floated electrically is formed in an isolated insular shape in an n-type semiconductor region 13 formed in a p-type semiconductor substrate 10 as a diffusion resistor 14 composed of a p-type semiconductor. - 特許庁

トリミング時にＰ型拡散抵抗部を取り囲むＮ型エピタキシャル層をフローティングにする必要が生じるような集積回路装置においても、光の入射による特性劣化や誤動作の問題が生じにくい集積回路装置を提供する。例文帳に追加

To provide an integrated circuit device in which deterioration of characteristics and erroneous operations due to the input of light are never generated easily even in the integrated circuit device in which the n-type epitaxial layer surrounding the p-type diffusing resistance part must be floated at the time of trimming. - 特許庁

ビットライン方向の埋め込み拡散層の総延長距離を短縮して、ビットラインの電気抵抗を低減することにより、高速、低電圧で動作するフローティングゲート型半導体記憶装置およびその製造方法を提供する。例文帳に追加

To provide a floating gate semiconductor storage device which operates fast with a low voltage and its manufacturing method by decreasing the resistance of a bit line by shortening the total distance of a buried diffusion layer in the bit-line direction. - 特許庁

イメージセンサーは、基板で、トランスファゲートの下にアラインされている第１導電型の第１チャンネル領域と、基板で、トランスファゲートと第１チャンネル領域との間に位置した第２導電型の第２チャンネル領域と、基板に位置し、第２チャンネル領域に電気的に接しているフローティング拡散領域とを更に含むイメージセンサーである。例文帳に追加

The image sensor further comprises a first conductivity-type first channel region aligned under the transfer gate in the substrate, a second conductivity-type second channel region located between the transfer gate and the first channel region in the substrate, and a floating diffusion region which is located in the substrate and is in electrical contact with the second channel region. - 特許庁

本発明のイメージセンサのピクセルは、第１導電型の不純物でドーピングされた基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成された転送ゲートと、該転送ゲートの一方の基板の内部に形成されたフォトダイオードと、前記転送ゲートの他方の基板の内部に形成されたフローティング拡散ノードとを備える。例文帳に追加

The pixel of the image sensor includes a gate insulation film formed on a substrate doped with an impurity of a first conductivity type, a transfer gate formed on the gate insulation film, a photodiode formed inside one substrate of the transfer gate, and a floating diffusion node formed inside the other substrate of the transfer gate. - 特許庁

スイッチを初めとする電子機器の接点に適用される潤滑剤組成物であって、特には小型の精密機器の慴動接点に用いた場合であっても低い接触抵抗を安定的に維持することができ、蒸発損失が低く、従って鉛フリーのハンダリフロー工程に好適であり、さらには基油の分離、拡散を抑制することもできる、優れた接点用潤滑剤組成物を提供する。例文帳に追加

To provide an excellent lubricant composition for a contact point applied to the contact point of electronic equipment including a switch, stably keeping a low contact resistance, particularly even when applied to a sliding contact of small-sized precision equipment, low in evaporation loss, accordingly suited in a lead-free reflow soldering step, and inhibiting the separation and diffusion of the base oil. - 特許庁

フリップ−チップ結合にて行われるようなチップ及び基板のパッドに取付けられたはんだバンプをリフローさせることによる電気的及び物理的結合を形成させることに代わり、チップ及び基板上に配置された特別に選択された異種金属薄型パッドが固体拡散ボンディング方法により接続される。例文帳に追加

This manufacturing method is carried out through a manner where specially selected dissimilar metal thin pads arranged on a chip and a board are connected together through a solid-state diffusion bonding method instead of that solder bumps mounted on the pads of a chip and a board are made to reflow for making electrical and physical connections such as flip-chip bonding. - 特許庁