「7-bit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A failed bit specifying section 11-1 specifies the failed bit from bits bit0 to 7.例文帳に追加

故障ビット特定部１１−１は、ビットｂｉｔ０〜７から故障ビットを特定する。 - 特許庁

On the other hand, an original document file F is developed as a bit map in a bit map memory 7.例文帳に追加

また、オリジナルの文書ファイルＦをビットマップメモリ７にビットマップ展開する。 - 特許庁

When a precharge of a selecting bit line is started, a bit line potential sensing circuit 7 senses a bit line potential.例文帳に追加

選択ビット線のプリチャージが開始されると、ビット線電位検知回路７でビット線電位を検知する。 - 特許庁

The 6th bit (Data 2) from the high-order of input data in 8 bits and the LSB (Data 0) can be replaced with each other to provide an output of data (Data 7, 6, 5, 4, 3', 2') with N (6) bit gradation.例文帳に追加

入力８bitの上位から６bit目（Data2)とＬＳＢ（Data0）との入替を可能とし、Ｎ（６）bit階調のデータ（Data7、6、5、4、3’、2’）を出力する。 - 特許庁

high bit cleared) into the bigram table. 例文帳に追加

(残りの 7 ビットをインデックスとして) bigram テーブルのデータと置換される。 - JM

The database server 7 stores the still picture (bit map data).例文帳に追加

データベースサーバ７は、上記静止画（ビットマップデータ）を保存する。 - 特許庁

The bit expanding part 7 converts the quaternary voltage signal to 2-bit data.例文帳に追加

ビット展開部７は４値の電圧信号を２ビットデータに変換する。 - 特許庁

A drill bit, the frame of which comprises a front section (3) with protrusions (7) is provided.例文帳に追加

フレームが、突起(７)を備える前部(３)を有するドリルビット。 - 特許庁

a first control circuit 7 controls potentials of the word line and the bit line.例文帳に追加

第１の制御回路７は、ワード線、及びビット線の電位を制御する。 - 特許庁

In parallel, a serial/parallel conversion device 7 converts the bit steam Bs into a sample signal SMP.例文帳に追加

それと並行して、シリアル／パラレル変換器7によりサンプル信号SMPに変換する。 - 特許庁

A shift bit number detection part 7 detects the number of bits where '0' continues from a higher order that eliminates a sign bit out of inputted N bit amplitude data as a shift bit number.例文帳に追加

シフトビット数検出部７は、入力されたＮビットの振幅データのうちの、サインビットを除いた上位から”０”が連続しているビット数をシフトビット数として検出する。 - 特許庁

An m-bit (m: positive integer) partial product part 7 ANDs the LSB of the multiplier shift register 4 and the respective bits of an m-bit multiplicand.例文帳に追加

ｍビット（ｍは正の整数）の部分積部７は乗数シフトレジスタ４のＬＳＢとｍビットの被乗数の各ビットとを論理積する。 - 特許庁

A first quantizer SMP 1 quantizes data to 8 bit values and the second quantizer SMP 2 quantizes data to 7 bit values.例文帳に追加

第１量子化器ＳＭＰ１は、データを８ビット値に量子化し、第２量子化器ＳＭＰ２は、データを７ビット値に量子化する。 - 特許庁

A triangular window curtain bit expansion part 43 expands one bit signal of 2.8224 MHz into 7 bits by multiplying the signal by a triangular window function.例文帳に追加

三角窓掛けビット拡張部４３は、２．８２２４ＭＨｚ、１ビット信号に三角窓関数を掛けて７ビットにビット拡張する。 - 特許庁

A transcoder 3 converts the bit rate of a video stream into a set conversion bit rate dictated by a conversion controlling means 7.例文帳に追加

トランスコーダ３はビデオストリームのビットレートを、変換制御手段７の指示する設定変換ビットレートで変換する。 - 特許庁

A converting part 7 converts a one-bit digital signal D1 from a reproducing signal processing part 4 into a multi-bit digital signal DM and attenuates it.例文帳に追加

変換部７は、再生信号処理部４からの１ビットデジタル信号Ｄ_1をマルチビットデジタル信号Ｄ_Mに変換するとともに減衰する。 - 特許庁

Displaced bit strings 7 formed by displacing portions of the bit strings of the track 5 in a radial direction are arranged in the region of a portion of the disk 1.例文帳に追加

ディスク１の一部の領域において、トラック５の一部のピット列を半径方向に変位させた変位ピット列７を配置する。 - 特許庁

The level of the multi-bit digital signal DM converted into the multi-bit in a conversion part 7 is detected by a level detecting part 11.例文帳に追加

レベル検出部１１は、変換部７によりマルチビット化されて得られたマルチビットデジタル信号Ｄ_Mのレベルを検知する。 - 特許庁

a computer file that contains text (and possibly formatting instructions) using seven-bit ASCII characters 例文帳に追加

7ビットのアスキー文字を用いるテキスト（そしておそらく書式設定命令）を含むコンピュータファイル - 日本語WordNet

You may find that using the term X Windows to describe X11 can be offensive to some people; for a bit more insight on this, see X(7) . 例文帳に追加

X11 をX Windows と呼ぶと気を悪くする人もいます。 詳しくは X(1) をご覧ください。 - FreeBSD

In a reproduction mode, the bit stream 7 is separated into the spectrum parameter and the image compression data.例文帳に追加

再生時は、ビットストリーム７は、スペクトルパラメータと画像圧縮データに分離される。 - 特許庁

A nonlinear capacitor 7 is connected with a bit line 2 directly or via an isolation circuit 30.例文帳に追加

ビット線２に直接または分離回路３０を介して、非線形容量７を接続する。 - 特許庁

A coding section 8 encodes an output of the section 3 and outputs an output bit stream 7.例文帳に追加

その出力は、符号化部８によって符号化されて、出力ビットストリーム７として出力される。 - 特許庁

And handling can be prevented because a standard driver bit is not fitted with the rotating part 7.例文帳に追加

また、標準的なドライバビットは回動部７に嵌合できないので、いじり止めを図ることができる。 - 特許庁

A scraper 14 for removing broken pieces created during peeling-off is arranged at the lower side of the bit 7.例文帳に追加

剥離時に生じた破片を除去するスクレーパ１４をビット７の下側に配設する。 - 特許庁

A regeneration part 7 sequentially regenerates N-bit data based on the output of each balance detector.例文帳に追加

再生部７は、各バランス検波器の出力に基づいて、Ｎビットのデータを順次再生する。 - 特許庁

A similar circuit is constituted up to the bit '7' of each of registers as shown in a figure 1.例文帳に追加

以下、図１に示すように、各レジスタのビット７まで同様の回路が構成される。 - 特許庁

A bit 7 for peeling off the crushed floor tile is diagonally installed downward at the inner side of the tip of a hammer 6.例文帳に追加

ハンマー６の先端内側に小割りした床タイルを剥離するビット７を下向きに斜設する。 - 特許庁

The section 8 transfers the bit map expanded data by the section 7 to an output device.例文帳に追加

出力部８は、前記展開処理部７でビットマップ展開したデータを、出力デバイスに転送する。 - 特許庁

A control circuit 7 controls the potentials of the plurality of word lines and the plurality of bit lines.例文帳に追加

制御回路７は、複数のワード線、及び複数のビット線の電位を制御する。 - 特許庁

Then, graphics are expanded to bit maps for every graphic in an expansion processing part 7 to be outputted from an output part 8.例文帳に追加

そして、図形毎に展開処理部７でビットマップ展開し、出力部８から出力する。 - 特許庁

Capacitors 20 are formed on the bit lines 7 and have cell plates 13.例文帳に追加

キャパシタ２０は、ビット線７の上層に形成され、かつセルプレート１３を有している。 - 特許庁

The bit line potential control circuit 7 controls the reference bit line /RBL to a voltage level different from the voltage level of the bit line /BLi during the operation of reading data from the memory cell 21.例文帳に追加

ビット線電位制御回路７は、メモリセル２１からデータを読み出す読み出し動作時に、リファレンスビット線／ＲＢＬをビット線／ＢＬｉの電圧レベルと異なる電圧レベルに制御する。 - 特許庁

A q-bit class code obtained by degenerating a p-bit code and the n-bit code from a blocking circuit 6 and an averaging circuit 7 is supplied from the degeneration ROM 8 to a learning circuit 53.例文帳に追加

ブロック化回路６、平均化回路７からのｐビットのコードとｎビットのコードとを縮退させたｑビットのクラスコードは、縮退ＲＯＭ８から学習回路５３へ供給される。 - 特許庁

A sum check bit obtaining part 7 obtains an error detection and correction encoded sum check bit, and a digital watermark embedding part 8 embeds the sum check bit to the original image with the use of the digital watermark.例文帳に追加

サムチェックビット取得部７は、誤り検出訂正符号化されたサムチェックビットを取得し、電子透かし埋め込み部８は、このサムチェックビットを、電子透かしを用いて原画像に埋め込む。 - 特許庁

A pair of complementary bit lines are constituted of bit lines (BL0, NBL0) to (BLn, NBLn) of the same row at the sub-arrays 8, 8 disposed at the left and right sides of the sequence 7 to become an open bit line type.例文帳に追加

センスアンプ列７の左方及び右方に位置するサブアレイ８、８において、同一行のビット線同士（ＢＬ０、ＮＢＬ０）〜（ＢＬｎ、ＮＢＬｎ）により相補のビット線対が構成されていて、オープンビット線型となっている。 - 特許庁

The word lines WL and the bit lines BL are drawn out up to bit line contact areas 4 and word line contact areas 5 and electrically connected with probe mechanisms 100 in bit line contacts 6 and word line contacts 7.例文帳に追加

ワード線ＷＬ、ビット線ＢＬは、ビット線コンタクト領域４及びワード線コンタクト領域５まで引き出され、ビット線コンタクト６及びワード線コンタクト７においてプローブ機構１００と電気的に接続される。 - 特許庁

A refinement bit encoding section 7 encodes a bit with a highest contribution of enhancing the image quality with priority in the refinement bit group not yet encoded as the encoding sequence.例文帳に追加

一方、既有意ビット群は、既有意ビット符号化部７で、符号化順序として、まだ符号化されていない既有意ビット群の中で、最も画像品質を向上させる寄与度が高いビットから優先的に符号化される。 - 特許庁

A pair of complementary bit lines is composed of bit lines (BL0, NBL0) to (BLn, NBLn) in the same row at the sub-arrays 8, 8 positioned at the left and right sides of the row of sense amplifiers 7 to become an open bit line type.例文帳に追加

センスアンプ列７の左方及び右方に位置するサブアレイ８、８において、同一行のビット線同士（ＢＬ０、ＮＢＬ０）〜（ＢＬｎ、ＮＢＬｎ）により相補のビット線対が構成されていて、オープンビット線型となっている。 - 特許庁

In the sub-arrays 8, 8 located on the left and right sides of the sense amplifier column 7, pairs of complementary bit lines are formed by bit lines on the same array, (BL0, NBL0) to (BLn, NBLn) to become an open bit line type.例文帳に追加

センスアンプ列７の左方及び右方に位置するサブアレイ８、８において、同一行のビット線同士（ＢＬ０、ＮＢＬ０）〜（ＢＬｎ、ＮＢＬｎ）により相補のビット線対が構成されていて、オープンビット線型となっている。 - 特許庁

An ECC function verification control circuit 4 verifies the function of an ECC circuit 10 by comparing a bit position where the one-bit error occurs with a bit position where the circuit 10 detects the one-bit error from outputs of the two selectors 6 and 7 and also comparing a data value before the one-bit error occurs with a data value after the circuit 10 corrects the one-bit error.例文帳に追加

ＥＣＣ機能検証制御回路４は、１ビット誤りを発生させたビット位置と、ＥＣＣ回路１０が二つのセレクタ６，７の出力から１ビット誤りを検出したビット位置とを比較し、また、１ビット誤りを発生させる前のデータ値とＥＣＣ回路１０が１ビット誤りを訂正した後のデータ値を比較することにより、ＥＣＣ回路１０の機能を検証する。 - 特許庁

A pulse pattern generating part 7 generates pulse patterns in which the amplitude direction of the data of a plurality of the same patterns held and output from the data holding part 3 while having phases different from each other by one bit or a half bit is emphasized or suppressed in one bit unit or a half bit unit.例文帳に追加

パルスパターン発生部７は、データ保持部３から保持出力される１ビット又は半ビットずつ位相の異なる複数の同じパターンのデータの振幅方向が１ビット又は半ビット単位で強調又は抑制されたパルスパターンを発生する。 - 特許庁

Concerning this semiconductor memory device, when a high level signal is outputted from a test signal generating circuit 7, MOS transistors M1 and M2 are turned on, a bit line setting voltage VB1 is impressed to a bit line BL and a bar bit line bar setting voltage VB2 is impressed to a bit line bar /BL respectively.例文帳に追加

テスト信号発生回路７からハイレベルの信号が出力されると、ＭＯＳトランジスタＭ１、Ｍ２はオンし、ビット線（ＢＬ）にビット線設定電圧（ＶＢ１）が、ビット線バー（／ＢＬ）にバービット線バー設定電圧（ＶＢ２）が、それぞれ印加される。 - 特許庁

The storage apparatus comprises a bit line diffusion layer 2 extending in the substrate 1 in columns, an insulating film 14 formed on a region between the bit line diffusion layers 2, word lines 3 on the substrate 1 and the insulating film 14, and bit line backing wiring 7 above the bit line diffusion layers 2.例文帳に追加

基板１中に列方向に延びるビット線拡散層２、ビット線拡散層２の間の領域上に形成された絶縁膜１４、基板１及び絶縁膜１４上のワード線３、ビット線拡散層２上方のビット線裏打ち配線７を備える。 - 特許庁

When delivering syscall traps, set bit 7 in the signal number (i. e. 例文帳に追加

システムコールのトラップが配送されたときに、シグナル番号のビット 7を設定する (すなわち、(SIGTRAP | 0x80) を配送する)。 - JM