「7-bit」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The presence or absence of the displaced bit strings 7 is detected by utilizing the level fluctuation of the tracking error signal, by which the disk is discriminated.例文帳に追加

このトラッキング誤差信号のレベル変動を利用して変位ピット列７の有無を検出し、ディスクの識別を行う。 - 特許庁

A small diameter part 7a having an outer diameter equal to an inner diameter of a central hole of a bumper 9 is formed on a front face of a piston 7 joined with a driver bit 8.例文帳に追加

ドライバビット８を結合したピストン７の前面に、バンパ９の中心孔の内径と等しい外径の小径部７ａを形成する。 - 特許庁

A streaming distribution server 3 performs distribution control so as to perform streaming distribution of pieces of the inputted bit matrix data to a portable terminal 7.例文帳に追加

ストリーミング配信サーバ３は入力されたビット列データを携帯端末７向けにストリーミング配信すべく、配信制御を行う。 - 特許庁

At the time of reproducing the already recorded information by a reproducing system 7, the bit rate information of the information is reproduced.例文帳に追加

再生系７により、既に記録されている記録情報を再生させる際には、その記録情報のビットレート情報を併せて再生させる。 - 特許庁

The function block side input/output switching part 6 supplies 2-bit data outputted from the bit expanding part 7 to the processor 1.例文帳に追加

機能ブロック側入出力切替部５はビット展開部７から出力された２ビットデータをプロセッサ１に供給する。 - 特許庁

When a bit 0 of a status register is changed to "1", the interrupt issuance part 14 activates an interrupt signal line 7 to issue an interrupt.例文帳に追加

ステータスレジスタのビット０が“１”に変化すると、割込み発行部１４は、割込み信号線７をアクティブにして割込みを発行する。 - 特許庁

A control circuit 7 controls voltages of the word line and the bit line in accordance with input data and writes the data into the memory cells.例文帳に追加

制御回路７は、入力データに応じてワード線、ビット線の電圧を制御し、メモリセルにデータを書き込む。 - 特許庁

The bit part 7 of this driver comprises cross fitting edge parts, and each fitting edge part has an uniform thickness.例文帳に追加

一方、ドライバーのビット部７は十字型の嵌合刃部を備え、各嵌合刃部は均一な厚さを持っている。 - 特許庁

An error correction part 8 corrects error of the data of N-bit having been regenerated sequentially by the regeneration part 7.例文帳に追加

誤り訂正部８は、再生部７によって順次再生されたＮビットのデータの誤り訂正を行なう。 - 特許庁

The section 34 modulates the data row, containing the DSV control bit into a code row in accordance with a prescribed reduction rule (for example, 1, 7 PP modulation).例文帳に追加

変調部３４は、DSV制御ビットが挿入された入力データ列を、所定の変換規則（例えば、1,7PP変調）に従って、符号列に変調する。 - 特許庁

Likewise, the SDRAM 7 is put into the read state, the 32 bit data are read, and the above operation is repeated.例文帳に追加

また同様にＳＤＲＡＭ７をリード状態にして３２ｂｉｔのデータを読み出して、上記した動作を繰り返す。 - 特許庁

The cutter bits 2 integrates a shank 5 that has a small cross section for a bit head 4 provided with a crusher bits tip 7.例文帳に追加

カッタビット２は、破砕刃チップ７を備えたビット頭部４に対して、小形断面をもつシャンク部５が一体化される。 - 特許庁

An encoding section 7 encodes area shape information 3 or the like decided by the area division section 2 and converts it into a bit stream 11.例文帳に追加

領域分割部２が決定した領域形状情報３等は符号化部７において符号化されるとともに、ビットストリーム１１に変換される。 - 特許庁

A bit 7 in 1 bite which is transmitted from a main substrate to a prize ball control substrate, is used as an INT signal.例文帳に追加

主基板から賞球制御基板に送られる１バイト中のビット７はＩＮＴ信号として使用される。 - 特許庁

In the case of the absence of user data, pilot bits are outputted to a pilot conversion part 7 as false user data by a bit extraction part 6.例文帳に追加

ユーザデータ無しの場合、パイロットビットはビット抽出部６で擬似ユーザデータとしてパイロット変換部７へ出力される。 - 特許庁

A generated code quantity calculation section 9 calculates a generated code quantity 11 from the output bit stream 7.例文帳に追加

発生符号量１１は、出力ビットストリーム７から発生符号量計算部９によって計算される。 - 特許庁

A second level error checking can be applied by adding a parity bit 226 to each symbol 206.例文帳に追加

各シンボル206にパリティビット226を追加することにより（図7参照）第2のレベルの誤り検査を適用することが可能である。 - 特許庁

The section 7 bit map expands the data generated by the section 6 and transfers the data to an output section 8.例文帳に追加

展開処理部７は、前記中間データ生成部６で生成されたデータをビットマップ展開し、出力部８に転送する。 - 特許庁

The pilot conversion part 7 performs symbol rotation on the basis of a bit pattern for transmission of only CRC bits.例文帳に追加

パイロット変換部７はCRC ビットだけを送信した場合のビットパターンに基づきシンボルのローテーションを行う。 - 特許庁

Memory cells for test between bit lines 6 and 7 have the same structure as the memory cell 3 for test.例文帳に追加

ビット線６，７間のテスト用のメモリセルは全てテスト用のメモリセル３と同様の構造となっている。 - 特許庁

Then the detected power control bit A is received by a transmission diversity control section 7.例文帳に追加

そして、この検出されたパワーコントロールビットＡは、送信ダイバーシティ制御部７に入力される。 - 特許庁

The processing device has a router bit 43, a multi-axis robot 3, a contact type displacement gauge 7, a laser displacement gauge 8, and a height correction section.例文帳に追加

ルータビット４３と、多軸ロボット３と、接触式変位計７と、レーザ変位計８と、高さ補正部とを有する。 - 特許庁

In order to change a pre-charge voltage level at the time of floating state of a bit line, for example, current restricting circuits (PQa, PQb, 7, 10, 11) are provided.例文帳に追加

ビット線のフローティング状態時のプリチャージ電圧レベルを変更するために、たとえば、電流制限回路（ＰＱａ，ＰＱｂ，７，１０，１１）を設ける。 - 特許庁

A normal data/verification data selector 6 selects verification data instead of memory write data in a verification mode, and also, a normal check bit/verification check bit selector 7 selects a verification check bit to the verification data instead of a check bit to the memory write data in the verification mode.例文帳に追加

通常データ／検証データ・セレクタ６は、検証モード時には、メモリ書き込みデータに代わって検証データを選択し、また、通常チェックビット／検証チェックビット・セレクタ７は、検証モード時には、メモリ書き込みデータに対するチェックビットに代わって検証データに対す検証チェックビットを選択する。 - 特許庁

A memory 7 stores a controlled variable uniquely decided based on the most significant digit of the effective data by the bit check unit 5 in advance, a memory read unit 6 reads the controlled variable from the memory 7 based on the bit position of the most significant digit with the effective data checked by the bit check unit 5, and a power circuit 1 is controlled by the controlled variable.例文帳に追加

メモリ７には、ビット確認部５で有効データの最上位１桁に基づき一意に決定される制御量を予め格納しておき、メモリ読出部６にてビット確認部５で確認された有効データの存在する最上位１桁のビット位置に基づいてメモリ７から制御量を読み出し、この制御量により電源回路１を制御する。 - 特許庁

On the Kyoto Line, at the part of the platform, a little bit out of the required position at which the seven-car train is to stop, there is a notice indicating the forefront position and the time schedules of the seven-car trains. 例文帳に追加

京都線のホームには7両の列車の停車しない部分には先端である旨と7両の列車のダイヤが示された看板が掲げられている。 - Wikipedia日英京都関連文書対訳コーパス

The bit synchronization circuit 1 consists of a polyphase clock generating circuit 2, phase comparator 3, identification circuit 4, majority phase decision circuit 5, data selection circuit 6, clock frequency divider circuit 7, storage circuit 8, and delay circuit 9.例文帳に追加

ビット同期回路1は多相クロック発生回路2、位相比較器3、識別回路4、多数決位相決定回路5、データ選択回路6、クロック分周回路7、保持回路8、遅延回路9から構成される。 - 特許庁

A host circuit 4 is configured to hold a potential of a bus 7 at Low potential for 1 GBT and to then send bit values of address data to the bus 7 sequentially for the unit of 1 GBT.例文帳に追加

ホスト回路４が、バス７の電位を１GBT間Low電位に保持し、その後、アドレスデータのビット値の各々を順次１GBTずつバス７に送出するようにした。 - 特許庁

Furthermore, each of a plurality of client circuits 6_1-6_m measures the time during which the bus 7 is held at the Low potential and synchronously to the measured time, bit values of address data sent to the bus 7 are sequentially detected.例文帳に追加

また、複数のクライアント回路６_1〜６_mの各々が、バス７が当該Low電位に保持されている時間を測定し、その測定した時間に同期して、バス７に送出されたアドレスデータのビット値を順次検出するようにした。 - 特許庁

The current correction circuit 10 determines whether or not the output bits of the A/D converter 7 change depending on whether or not the correction voltage is added/subtracted and enhances the resolving power per bit of the converter 7.例文帳に追加

補正電圧を加算または減算する状態と、しない状態とで、Ａ／Ｄコンバータ７の出力ビットの変化の有無を電流補正回路１０が判別して、Ａ／Ｄコンバータ７の１ビットの分解能力を高くする。 - 特許庁

Plural pieces of bit transmission data are stored in a register 30 and serially sent to the data line 7, the reception data received from the data line 7 are written in a shift register 35 and it is checked whether data in both registers 30 and 35 match or not.例文帳に追加

複数ビット送信デ−タをレジスタ３０に記憶してデ−タ線７にシリアルに送出し、デ−タ線７から受入れた受信デ−タをシフトレジスタ３５に書き、両レジスタ３０，３５のデ−タが合致するかチェックする。 - 特許庁

A TG 231 outputs the data HGRES [7:7] being the most significant 1 bit of the register HGRES and the data fCP to assign a reference frequency division number to a counter 232.例文帳に追加

ＴＧ２３１は、このレジスタＨＧＲＳの最上位１ビットであるデータＨＧＲＥＳ［７：７］と、基準分周数を指定するデータｆＣＰとをカウンタ２３２に出力する。 - 特許庁

This disk recording device reads recorded data from a disk and reproduces a bit clock from the recorded data by a clock reproducing circuit 7, and processes the data by an encoder 14 in synchronism with the bit clock.例文帳に追加

上書きを行う状態において、ディスクから記録済みデータを読み出してその記録データからクロック再生回路７によりビットクロックを再生するようにすると共に、エンコーダ１４によるデータ処理をビットクロックに同期させて行うようにする。 - 特許庁

A rasterizing device 3 generates a sample bit map font 7 generated by rasterizing an outline font 6 with an original mesh size, and an evaluation target bit font 8 generated by rasterizing the same outline font 6 with a size for an evaluation target.例文帳に追加

ラスタライズ装置１２は、アウトラインフォントをオリジナルのメッシュサイズでラスタライズして生成した見本ビットマップフォントと、同一のアウトラインフォントを評価対象となるサイズでラスタライズして生成した評価対象ビットマップフォントとを生成する。 - 特許庁

A target information amount control microcomputer 7 controls an encoding compressor 10 at a target bit rate, thereby performing a predetermined compression encoding process for moving image data from a filter calculator 4, so as to form an encoded bit stream.例文帳に追加

目標情報量制御マイコン７は、目標ビットレートによって符号化圧縮装置１０を制御することにより、フィルタ演算器４からの動画像データに対して所定の圧縮符号化処理を施し、符号化されたビットストリームを形成するものである。 - 特許庁

The first, second and third reaming openers 4, 7 and 9 are formed into approximately the same outside-diameter dimension D2 equivalent to 106-125% of a bit diameter D1 of the core bit 10.例文帳に追加

そして、前記第１リーミングオープナー４、第２リーミングオープナー７及び第３リーミングオープナー９は、略同外径寸法に形成され、コアビット１０のビット径Ｄ１の１０６％乃至１２５％の外径寸法Ｄ２に形成されている。 - 特許庁

Also, for the recording/ reproducing device, the thickness of the recording member 11b is thicker than a wavelength of the light, and the information bit is three-dimensionally recorded successively in the recording member 11b in such order that a converged light 7 of the objective lens 4 does not pass through the already recorded information bit.例文帳に追加

また、光学情報記録再生装置は、記録部材１１ｂの厚さが光の波長より厚く、対物レンズ４の収束光７が既に記録された情報ビットを通過しない順序で、記録部材１１ｂ中に、順次、情報ビットを３次元的に記録する。 - 特許庁

Compared to a conventional slit and cross hole where a straight-line part of a rotating part is extending in a diametral direction, substantially contacted place between the rotating part 7 and a driver bit is plenty, so high torque can be transmitted to a screw and a driver bit is hardly come out.例文帳に追加

従来のすりわり、十字穴等の、直線状部がねじの径方向に延びている回動部の場合より、回動部７とドライバビットとの実質的な接触箇所が多くなるため、ねじに大きなトルクを伝達できるとともに、ドライバビットがカムアウトしにくくなる。 - 特許庁

When the bit rate of contents to be reproduced is a prescribed bit rate and more, a CPU 13 displays a message of "for communication off mode" on a display part 7, and when the reproduction start of the contents is instructed, makes a present communication mode to temporarily retreat, selects a communication off mode, and inhibits incoming interruption.例文帳に追加

ＣＰＵ１３は、再生すべきコンテンツのビットレートが所定ビットレート以上である場合、「通信オフモード対象」のメッセージを表示部７に表示し、コンテンツの再生開始が指示されると、現在の通信モードを一時退避させ、通信オフモードを選択し、着信割込みを禁止する。 - 特許庁

The substrate discrimination part 4 is equipped with a bond application region 7 where bit regions 6 in that bond 5 is or is not coated by a bond-coating machine for fixing the electronic components are provided in parallel, and a decimal display region 9 where a decimal display 8 is displayed corresponding to each bit region 6.例文帳に追加

基板判別部４は電子部品固定用ボンド塗布機によりボンド５が塗布もしくは非塗布とされるビット領域６が並設されたボンド塗布領域７と、各ビット領域６に対応して１０進数表示８がそれぞれ表示された１０進数表示領域９とを備える。 - 特許庁

When data, having the bit quantity with the possibility of overflow in the butterfly computation, are contained by more than a fixed number, the bit quantity control circuit 8 shifts the bits of all data in the worm memory 7 to the LSB side.例文帳に追加

ビット量制御回路８は、バタフライ演算をするとオーバーフローする可能性があるビット量を有するデータの数が一定数より多く含まれている場合には、ワークメモリ７内のデータを全てをＬＳＢ側にビットシフトさせる。 - 特許庁

The selection circuit 5 is provided with a first switch for switching between connection and nonconnection of a first bit line pair connected to a memory cell column belonging to the block 7a of the array part 7 to a second bit line pair connected to a memory cell column belonging to a block 7b.例文帳に追加

そして、選択回路５において、アレイ部７のブロック７ａに属するメモリセル列に接続された第１のビット線対を、ブロック７ｂに属するメモリセル列に接続された第２のビット線対に接続するか否かを切り換える第１のスイッチを設ける。 - 特許庁

In the case of selecting a 1st bit stream A into a 2nd bit stream B, a 1st switch mean 7 is thrown to a position of a terminal s2 at first and then a switcher 5 selects an analog signal from a decoder 3 into an analog signal from a decoder 4.例文帳に追加

第１のビットストリームＡから第２のビットストリームＢに切替える時、まず第１のスイッチ手段７は端子ｓ2 に切替えられ、次いでスイッチャ５はデコーダ３からのアナログ信号をデコーダ４からのアナログ信号に切替える。 - 特許庁

In a select transistor section of a ferroelectric memory 40, a capacitor electrode film 7 is connected to a bit line BL via a via 10 as a bit line contact BLC1, and is provided as jumper wiring CD11 connected to a via 6 formed on a source/drain region 2.例文帳に追加

強誘電体メモリ４０では、セレクトトランジスタ部にはビット線コンタクトＢＬＣ１としてのビア１０を介してビット線ＢＬに接続され、ソース／ドレイン領域２上に形成されるビア６に接続されるジャンパー配線ＣＤ１１としてのキャパシタ電極膜７が設けられる。 - 特許庁

The BPSG film 6d of a high B density is formed as an interlayer insulation film on the bit line 8, an opening part 18 is formed at the upper layer position of the bit line contact hole 7 of the BPSG film 6d, and then the opening part 18 is transformed into a void 19, whose upper part is closed by high temperature heat treatment.例文帳に追加

ビット線８上に層間絶縁膜としてＢ濃度の高いＢＰＳＧ膜６ｄを形成し、このＢＰＳＧ膜６ｄのビット線コンタクトホール７の上層位置に開口部１８を形成した後、高温熱処理により、開口部１８を上部を閉じた空洞１９に変成させる。 - 特許庁