「7-bit」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

An anti-fuse memory cell array 7 is provided with a switch which is connected between VPP and a bit line and turned on or off in accordance with writing data DIN and the writing control signal WE.例文帳に追加

さらにアンチヒューズメモリセルアレイ７にはＶＰＰとビット線間に接続され、書き込みデータＤＩＮと書き込み制御信号ＷＥとに基づき、オン・オフされるスイッチを設ける。 - 特許庁

In addition, the signal from the input terminal 1 is supplied to an operating means 9 through a prescribed delaying means 7 and a lower-order bit attaching circuit 8, and a difference from the output of the variable filter 3 is calculated.例文帳に追加

さらに、入力端子１からの信号が所定の遅延手段７及び下位ビット追加回路８を通じて演算手段９に供給され、前記可変フィルタ３の出力との差分が算出される。 - 特許庁

Without using a redundant bit, a DC component under the restriction of k=7 or 8 in the (1, k) RLL rule is suppressed by using a coding table, that is used for converting 4-bit into 6-bits.例文帳に追加

冗長ビットを用いること無しに（１、ｋ）ＲＬＬ規則で、ｋ＝７あるいは８の制限下におけるＤＣ成分の抑圧を４ビットを６ビットに変換可能な符号化テーブルを用いて行う。 - 特許庁

Three bit codes from 0 to 7 are expressed with 8 types of signals in which the length of an on-period when a carrier is generated or the length of an off period when the generation of a carrier is stopped is different from each other.例文帳に追加

０乃至７の３ビットのコードが、キャリアが発生されるオン期間、またはキャリアの発生が中止されるオフ期間の長さが異なる８種類の信号で、表される。 - 特許庁

The memory cell 2 is provided at the position where the bit line pair 4/5 intersect the word line 3 and includes a first transistor (first Tr) 6, a second transistor (second Tr) 16 and a magnetic resistance element 7.例文帳に追加

メモリセル２は、ビット線対４・５とワード線３とが交差する位置に設けられ、第１トランジスタ（第１Ｔｒ）６と第２トランジスタ（第２Ｔｒ）１６と磁気抵抗素子７とを含む。 - 特許庁

Namely, the output control circuit 9 enables the D.I/F circuit 7 when the 1st bit of the output control information is '0' to output a digital signal and inhibits the circuit from outputting it when '1'.例文帳に追加

すなわち、出力制御回路９は、アウトプットコントロール情報の第１ビットが“０”のときはＤ.Ｉ／Ｆ回路７をイネーブルとし、ディジタル信号を出力させ、“1”のときは出力を禁止させる。 - 特許庁

A reading part 6 successively arranges data inputted from terminals 3, 4, and 5, and recognizes an obtained 5 bit value as the address of the RAM 2, and reads the value recorded in the address, and outputs it from a terminal 7.例文帳に追加

読み取り部６は、端子３，４，５から入力されるデータを順に配置し、得られた５ビットの値をRAM２のアドレスと見なして、そのアドレスに記録されている値を読み取って端子７から出力する。 - 特許庁

When the plotting processing is ended to the sub-bands arranged in a main scanning direction, the bit map data generated by each sub- band are read from the band buffer memory 7 as line unit data, and outputted to an output control part 10.例文帳に追加

主走査方向に並ぶサブバンドについて描画処理が終了したら、サブバンドごとに生成されたビットマップデータをライン単位のデータとしてバンドバッファメモリ７から読み出し、出力制御部１０に出力する。 - 特許庁

The suppression of a DC component under the restriction of k=7 or 8 in the (1, k) RLL(run-length limited) rule is performed by using a coding table which can convert 4 bits into 6 bits without using a redundant bit.例文帳に追加

冗長ビットを用いること無しに（１、ｋ）ＲＬＬ規則で、ｋ＝７あるいは８の制限下におけるＤＣ成分の抑圧を４ビットを６ビットに変換可能な符号化テーブルを用いて行う。 - 特許庁

When high-order three bits of input data all take values from 0 to 7, the highest-order bit is set to 0 and the low-order bits are made the high-order three bits, thereby constituting address data.例文帳に追加

入力データの上位３ビットの全てが０から７をとる時、最上位ビットを０とし下位ビットを前記上位３ビットとしてアドレスデータを構成する。 - 特許庁

A DPCCH separating part 4 extracts a PILOT part(105) and TFCI part(107) from the DPCCH data(102), and a PILOT error bit detecting part 7 outputs the number of PILOT error bits (106).例文帳に追加

ＤＰＣＣＨ分離部４は、ＤＰＣＣＨデータ（１０２）からＰＩＬＯＴ部分（１０５）及びＴＦＣＩ部分（１０７）を抜き出し、ＰＩＬＯＴ誤りビット検出部７は、ＰＩＬＯＴ誤りビット数（１０６）を出力する。 - 特許庁

The adjustment loop includes, in series, a means 7 for determining a difference between a set point voltage and an output voltage of the rectifier 5; an analog-to-digital (A/D) converter 8 of one bit; and an integrator type command means 9.例文帳に追加

この調整ループは、セットポイント電圧と整流器５の出力電圧との間の差を決定する手段７と、１ビットのアナログ・デジタル変換器８と、積分器タイプの指令手段９とを直列に備える。 - 特許庁

A user's bit insertion circuit 7 inserts material codes supplied from a controller 9 into the user's bits of the plurality of subframes of digital audio data (b).例文帳に追加

ユーザーズビット挿入回路７はディジタル音声データｂの複数サブフレームのユーザーズビットに、コントローラ９から供給される素材コードを挿入する。 - 特許庁

In this game machine, special game state determining random numbers are extracted as obtained random number values at such timing that bit hit determining random values coincide with big hit determining values such as 7, 373.例文帳に追加

大当り決定用乱数値が７，３７３等の大当り判定値と一致するタイミングで特別遊技状態決定用乱数が取得乱数値として抽出される。 - 特許庁

By the existence of the low dielectric constant insulation films 4a, 4b, 7, 9a and 9b, the increase of a parasitic capacitance, which is caused by the existence of the silicon nitride films 5 and 10 between the gate electrode 3, the bit line 8, and the contact plug 13, can be suppressed.例文帳に追加

低誘電率絶縁膜４ａ，４ｂ，７，９ａ，９ｂの存在により、ゲート電極３およびビット線８とコンタクトプラグ１３との間にシリコン窒化膜５および１０が存在することによる寄生容量の増加は抑えられる。 - 特許庁

The inner bore of the valve room 3 is formed a little bit larger than the outside diameter of the valve body 8, which leads the outer circumference of the valve body 8 to the axial direction of the annular valve seat 7 by the inner wall of the valve room 3.例文帳に追加

弁室３の内径を弁体８の外径よりも少し大径に形成して弁室３の内壁で弁体８の外周を環状弁座７の軸方向に案内する。 - 特許庁

Since the residual bits (bit No. 7) of this 1 byte can be utilized as the drawing result of an added value such as probability variation/probability no-variation, the storage capacity can be made to be 1/3 if the number of the held balls is 4 like a conventional machine.例文帳に追加

また、この１バイト中の余りのビット（ビットＮｏ．７）を確変／非確変等の付加価値の抽選結果として利用することができるため、従来どおり４個の保留球数であれば、記憶容量を１／３とすることができる。 - 特許庁

GYSW10 connects a column selection line 7 to four LYSW switches 20_1 to 20_4 when a L_o level is reached where a bit line precharge signal (BLEQT) 40 is in the state of instructing a precharging stop.例文帳に追加

ＧＹＳＷ１０は、ビット線プリチャージ信号（ＢＬＥＱＴ）４０がプリチャージ停止を指示する状態であるＬｏレベルになるとカラム選択線７と４つのＬＹＳＷスイッチ２０_1〜２０_4とを接続する。 - 特許庁

When the bit 7 (block protection) of the protective register is enabled (set to zero), the contents of a primary security section 214 made non-readable and non-writable.例文帳に追加

１次セキュリティ・セクション２１４の内容は、保護レジスタのビット７（ブロックプロテクト）がイネーブル（ゼロにセット）されると、読取り不可で書込み不可にされる。 - 特許庁

When the inputted video data are compression-encoded video bit stream, in the encoded data analytic part 8, these data are decoded and on the basis of various parameters provided in that case, the quality of video is estimated and outputted to the display part 7.例文帳に追加

符号化データ解析部８では入力した映像データが圧縮符号化された映像ビットストリームである場合は復号しその際に得られる各種パラメータに基づき映像の品質を推定し、表示部７へ出力する。 - 特許庁

A control circuit 7 controls potentials of the word lines and the bit lines in response to input data and hence controls data write, read, and erase operations of data with respect to memory cells.例文帳に追加

制御回路７は、入力データに応じてワード線、ビット線の電位を制御し、メモリセルに対するデータの書き込み、読み出し及び消去動作を制御する。 - 特許庁

Encoded main data and sub-code data are supplied to a multiplexer 6, wherein they are arranged in a prescribed order, and an EFM (Eight to Fourteen Modulation) unit 7 converts 8-bit symbol data into 14 channel bit data.例文帳に追加

符号化されたメインデータとサブコードとがマルチプレクサ６に供給で所定の順序に配列され、ＥＦＭ変調器７にて８ビットのシンボルが１４チャンネルビットへ変換される。 - 特許庁

In the guide rod 7 parallelly provided with a drilling rod 4 to the extremity of which a bit 3 drilling the bedrock is attached, the rod length is extended/contracted by mutually sliding a small diameter rod 7b and a large diameter rod 7a.例文帳に追加

岩盤を削孔するビット３が先端に設けられた削孔ロッド４と平行に備えられガイドロッド７を、小径ロッド７ｂと大径ロッド７ａとをスライド自在に組み付けてロッド長を伸縮可能に構成する。 - 特許庁

Voiced sound detector 30-1 to 30-n discriminate voiced/non-voiced signal of the voice signals of each channel and a common header generating section 7 generates a common header employing a multiplex bit map denoting a voiced/non-voiced state of each channel.例文帳に追加

有音検出器３０−１〜３０−ｎは各チャネルの音声信号の有音・無音を判定し、共通ヘッダ生成部７は、各チャネルの有音・無音の状態を示す多重化ビットマップによる共通ヘッダを作成する。 - 特許庁

A control circuit 7 controls a potential of the word line and the bit line according to an input data, and controls write-in, read-out, and eliminating operation to the memory cells.例文帳に追加

制御回路７は、入力データに応じてワード線、ビット線の電位を制御し、メモリセルに対するデータを書き込み、読み出し及び消去動作を制御する。 - 特許庁

When abnormality is generated in the I/O unit 2, the I/O unit 2 sets and transmits a status abnormality occurrence report bit prepared in advance in an ALM of an input signal 28 to a PMC 7.例文帳に追加

ＩＯユニット２の内部で異常が発生した場合、ＩＯユニット２は入力信号２８のＡＬＭにあらかじめ準備されたステータス異常発生通知ビットを立ててＰＭＣ７に送信する。 - 特許庁

When the number of times of a transition of a state is equal to or less than 2^m and a value of the branch metric of each branch is expressed by n bits, a bit width of the calculator 5 and the pass metric holding register 7 is equal to or more than m+n.例文帳に追加

ステートの遷移の回数が２のｍ乗以下であり、各ブランチのブランチメトリックの値をｎビットで表現した場合に、演算部５とパスメトリック保持レジスタ７のビット幅はｍ＋ｎ以上である。 - 特許庁

When the number of bits of data to be received is set in a number of bit setting register 2, reception clocks mutually independent on each reception register 5, 6, 7, and 8 are generated according to the number of bits from a reception clock generating circuit 3.例文帳に追加

受信するデータのビット数をビット数設定レジスタ２に設定すると、受信クロック発生回路３からそのビット数に応じて各受信レジスタ５、６、７、８に互いに独立した受信クロックが発生される。 - 特許庁

In decoding, signals are restored in the sequence of an A/D converting part 8, a demodulating unit 9, a voice decoding unit 10 and a bit sequence restoring part 11 on the basis of a secret key inputted through a secret key setting unit 7.例文帳に追加

また、デコードの際は秘話キー設定部７により入力された秘話キーに基づいて、Ａ／Ｄ変換部８、復調部９、音声復号化部１０、ビット列復元処理部１１の順に復元される。 - 特許庁

The segment type DA converter 11 is connected to a power supply voltage VDD and outputs a current signal which varies gradually according to an upper bit D[7:5] to be input.例文帳に追加

セグメント型ＤＡ変換器１１は、電源電圧ＶＤＤと接続され、入力される上位ビットＤ［７：５］に応じて段階的に変化する電流信号を出力する。 - 特許庁

Peeled off tile pieces are sucked up together with dust and transferred to a recovery box or the like through a suction pipe 13 which is provided on the machine base 1 through an opening 13a at the top of the bit 7.例文帳に追加

剥離したタイル片を粉塵と共に吸い上げて回収ボックス２１等に移送する吸引パイプ１３をビット７上部に開口１３ａして機台１上に設ける。 - 特許庁

In the longitudinal direction of the bit main body 2, the crushing tips 7 suitable for excavation accompanying reciprocal rotation are arranged in a line or in a zigzag arrangement.例文帳に追加

この破砕刃チップ７は、正逆回転に伴う掘削に適合するものであり、ビット本体２の長手方向では、一列状態で配置される場合または千鳥状に配置される場合がある。 - 特許庁

The pseudo-random number pattern generating circuit is formed in an integrated circuit, and generates binary sequence pattern data of 2^7-1 pseudo-random numbers having a plurality of output bit widths by using not an exclusive-OR gate but shift resistors 20 interconnected like a ring.例文帳に追加

集積回路に形成され、排他的論理和ゲートを使用せずに、リング状に接続されたシフトレジスタ20を用いることにより、複数の出力ビット幅を有する２^7 -1擬似乱数２進シーケンスパターンデータを発生させる。 - 特許庁

Meanwhile, the page data obtained in an image pickup element 7 are demodulated to a form of signal bit column from a form of block pattern by the modulation table 12 of the control section 2.例文帳に追加

一方、撮像素子７にて得られたページデータは制御部２の変調テーブル１２により、ブロックパターンの形式から信号ビット列の形式に復調され、出力される。 - 特許庁

A read bit string is written in a different column from the memories 1 and 2 in memories 5 and 6 by the column replacement portions 3 and 4 according to an interleaving pattern in a table 7.例文帳に追加

読み出しビット列は、列置き換え部３，４により、テーブル７でのインターリーブパターンに応じて、メモリ５，６でのメモリ１，２とは異なる列に書き込む。 - 特許庁

A phase locked loop 6 converts a carrier used by the transmission station into a first pilot signal C, a multiplier 7 converts the bit timing signal into a second pilot signal, and the transmission station transmits the converted signals together with a modulation wave signal.例文帳に追加

送信局において使用する搬送波を位相同期ループ６により第１のパイロット信号Ｃに変換し、ビットタイミング信号を逓倍器７により第２のパイロット信号に変換し、変調波信号とともに送信する。 - 特許庁

The casing (7) has at least one slit (2) as a sound inlet at a position a little bit more above than a surface (8) which surrounds the casing, when it is fitted.例文帳に追加

ケーシング（７）が音響入口として、取付状態のときにケーシングを取り囲む表面（８）よりも少し上に位置する少なくとも１つのスリット（２）を有する。 - 特許庁

Accordingly, when the bit part 7 is inserted to the fitting grooves of the screw, the fitting edge parts are brought into contact with the fitting grooves with wide ranges W and W, so that the screw can be fastened and released with a small force.例文帳に追加

従って、ビット部７をネジの嵌合溝に挿入すると、嵌合刃部と嵌合溝とは広い範囲Ｗ、Ｗで接触し、少ない力でネジを緊定、解離をすることができる。 - 特許庁

The laminate molding apparatus is provided with a CT data inputting part 7 capable of directly inputting the three-dimensional bit map data obtained by imaging the article being an origin of the aimed molded article into a number of tomographic images by the CT apparatus.例文帳に追加

そして、目的造形物の原となる物品をＣＴ装置で多数の断層像にして撮像することにより得られる３次元ビットマップデータを直接入力できるＣＴデータ入力部７を備えている。 - 特許庁

A rotary tool head 3 has a cylindrical support member extending, in a fixed position, concentrically with a driver bit 5, and the support member supports a cylindrical slider 7 that freely slides on it.例文帳に追加

回転工具のヘッド３に、ドライバビット５と同心状に延びる筒状の支持部材６を固定し、支持部材６に、筒状のスライダー７を摺動自在に嵌め込み、コイルばね８でスライダー７を前進方向に付勢する。 - 特許庁

In the longitudinal center of a bit main body 2 having a block shape, a central tip 3 made of cemented carbide is arranged, and in the traverse direction of the central tip 3, crushing tips 7 each having a wedge-shaped projection 6 are arranged.例文帳に追加

ブロック状を呈するビット本体２の長手方向中央には、超硬合金からなる中央チップ３が備えられ、中央チップを分断する方向には、楔状突起６を有する破砕刃チップ７が備えられる。 - 特許庁

By precharge circuits 6, 7, P channel MOS transistors PT61-PT63, PT71-PT73 are turned off and pairs of bit lines (BL0, /BL0), (BL1, /BL1) are electrically separated from a power source node for receiving power source voltage VDD.例文帳に追加

プリチャージ回路６，７は、ＰチャネルＭＯＳトランジスタＰＴ６１−ＰＴ６３，ＰＴ７１−ＰＴ７３をオフにして、ビット線対（ＢＬ０，／ＢＬ０），（ＢＬ１，／ＢＬ１）を、電源電圧ＶＤＤを受ける電源ノードから電気的に切り離す。 - 特許庁

A cover 7 for the hose 4 is provided inside the peripheral wall of the casing 2, and an inner bit 6 is provided on the inner periphery of the leading end of the casing 2.例文帳に追加

また、該ケーシング２周壁の内側には潤滑液供給ホース４のカバー７が設けられており、該ケーシング２の先端内周にはインナービット６が設けられている。 - 特許庁

This screw driver device comprises the drive spindle (5) which is movable in the axial direction and supported in a housing (1), and the bit holder (6) coupled with the drive spindle (5) at a fitting end (7) in an attachable/ detachable manner.例文帳に追加

本発明に係るスクリュードライバ装置は、軸線方向に可動としてハウジング（１）内に支持される駆動スピンドル（５）と、駆動スピンドル（５）に装着端（７）で着脱可能に結合されるビットホルダ（６）とを具える。 - 特許庁

A temporary correction means 7 takes the binary discrimination signal as an input and detects a plurality of bits where there is a large probability that an error occurs in the bit inversion positions of the binary discrimination signal, and temporary correction is performed to generate a temporary correction signal.例文帳に追加

仮訂正手段７は、２値識別信号を入力し、２値識別信号のビット反転位置で誤りの発生している確率の高い複数のビットを検出し、仮訂正を行なって仮訂正信号を生成する。 - 特許庁