「7-bit」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Clocks that are shifted by one bit each in a light input data signal with a frequency being 1/n of a bit rate of the signal received by the photodiode 11 are fed to clock input terminals 7(1)-7(n) of the mobiles 6(1)-6(n) to separate and extract multi-channel low speed electric signals from the light input data signal of one channel.例文帳に追加

フォトダイオード１１に入力する光入力データ信号のビットレートの1/nの周波数で同光入力データ信号の１ビットずつずれたクロックを、各モービル６(1)〜６(n)のクロック入力端子７(1)〜７(n)に印加して、１チャネルの光入力データ信号から多チャネルの低速化した電気信号を各出力端子８(1)〜８(n)より分離抽出する。 - 特許庁

A bit line contact plug 13 is formed in the first interlayer insulating film 7, and the upper ends of the lower electrode 8, capacitance insulating film 9, and upper electrode 10 formed on the side of the capacitor opening are located below the surface of the first interlayer insulating film 7 at least at the side where the bit line contact plug 13 is formed.例文帳に追加

第１の層間絶縁膜７内に、ビット線コンタクトプラグ１３が形成され、キャパシタ開口部の側面上に形成された下部電極８、容量絶縁膜９、及び上部電極１０の上端部は、少なくともビット線コンタクトプラグ１３が形成された部位側において、第１の層間絶縁膜７の表面から下方に位置している。 - 特許庁

The transmission rate converter converts data of an n-bit width inputted by a variable rate from a picture data output device to a 2n-bit width within an FPGA 5, writes the converted data in a DRAM 7 having a 2n-bit bus width and outputs the data stored in the DRAM 7 to a communication IC 3 by a fixed rate with the n-bit width as a data width.例文帳に追加

画像データ出力装置１０９から可変レートで入力されるｎビット幅のデータを、ＦＰＧＡ５内で２ｎビット幅に変換し、変換したデータを２ｎビットのバス幅を持つＤＲＡＭ７に書き込み、ＤＲＡＭ７に記憶されたデータは、データ幅をｎビット幅にして固定レートで通信ＩＣ３に出力することを特徴とする伝送レート変換装置。 - 特許庁

The outer circumferential face of a first metal pipe 8 of the refrigerating cycle is bit into and held to the first knurling part and the outer circumferential face of the second metal pipe 9 of the refrigerating cycle is bit into and held to the second knurling part so that the two first and second knurling parts are firmly fixed to the fixing block 7 without any welding works and without rotating the fixing block 7.例文帳に追加

そして、冷凍サイクルの第１金属パイプ８の外周面を第１ローレット部に食い込ませて保持させ、さらに、冷凍サイクルの第２金属パイプ９の外周面を第２ローレット部に食い込ませて保持させることで、溶着加工を行うことなく、また、固定ブロック７を回転させることなく、２本の第１、第２金属パイプ８、９を固定ブロック７に強固に固定した。 - 特許庁

The print page data stored in the rotation buffer 7 is subjected to data conversion according to rotation information and 8 bit print page data is read out simultaneously for two lines from the rotation buffer 7 and then written in page memories 14 and 15 for odd and even lines simultaneously.例文帳に追加

回転バッファ７に格納されている印刷ページデータを回転情報に従いデータ変換すると共に、回転バッファ７から８ビットの印刷ページデータを２ライン分同時に読み出し、奇数ライン用及び偶数ライン用ページメモリ１４、１５に同時に書き込む。 - 特許庁

A control circuit 70 detects the total number of zeros continued from the lowermost bit about input data A and coefficient data B which are to be multiplied by a multiplier 50 and sets a value of an enable signal EN[7:0] on the basis of the detected total number of zeros.例文帳に追加

制御回路７０は、乗算器５０で乗算される入力データＡと係数データＢについて、最下位ビットから連続する０の総数を検出し、検出した０の総数に基づいてイネーブル信号ＥＮ［7：0］の値を設定する。 - 特許庁

A reception signal phase rotating angle detection circuit 8C detects the phase rotating angle of a part of the received symbol stream corresponding to bit (1), of a frame synchronizing signal of a received symbol stream on the basis of the Δϕ(3) and an MSB of an output Q' of the remapper 7, outputs the angle to the remapper 7, where absolute phase processing is conducted.例文帳に追加

受信信号位相回転角検出回路8Cは、Δφ(3) とリマッパ７の出力のＱ´のMSB から、受信シンボルストリームのフレーム同期信号のビット(1) に相当する部分の位相回転角を検出し、リマッパ７に出力し、絶対位相化を行わせる。 - 特許庁

A slit-like dummy pattern 7 is provided at the cell plate ends of a DRAM having a CUB(capacitor under bit line) structure with inner wall type cylinders, and the same material as that of stacked electrodes 8 is buried in the slit-like dummy pattern 7 as dam blocks for preventing the cylinder deformation at the cell plate ends.例文帳に追加

内壁型シリンダーを持つＣＵＢ（Ｃａｐａｃｉｔｏｒ ＵｎｄｅｒＢｉｔｌｉｎｅ）構造のＤＲＡＭのセルプレート端にスリット状のダミーパターン７を設け、このスリット状のダミーパターン７には、スタック電極８と同種の材質を埋め込んで、セルプレート端のシリンダー変形を防ぐ堤防としたことを特徴とする。 - 特許庁

Filter response waveform data which is the filter response waveform data of the FIR filter with j tap, 1/2^i oversampling and whose sampling timing is shifted by every 1/2^k of an oversampling period is stored in a filter pattern storage memory 7 for each pattern which a signal with j bit structure can take.例文帳に追加

フィルタパターン格納メモリ7には、jタップ、1/2^iオーバサンプリングのFIRフィルタのフィルタ応答波形データであって、jビット構成の信号が取り得る各パターン毎に、オーバサンプリング周期の1/2^kずつサンプリングタイミングをずらしたフィルタ応答波形データが格納されている。 - 特許庁

A Bourdon tube 7 for a pressure gauge is made by forming a sealing part A for pressure leakage prevention at a position nearer a little bit to a winding center side than the tip part 20 of the Bourdon tube 7, and sticking a pressure indicating pointer 18 to a position being more on the tip 20 side than this sealing part A.例文帳に追加

ブルドン管７の先端部２０より少し巻き中心側位置に圧力洩れ防止のための封止部Ａを形成し、この封止部Ａより先端部２０側位置に圧力表示用指針１８を固着して圧力計用ブルドン管７を構成する。 - 特許庁

Further, while the burn-in mode is set, the conversion circuits (3, 4, 5, 6, 7, 8) generate logic circuit operation signals (stt0<5:0>-stt7<5:0>, Trg bit, PatternHit, Dec Trg) based on an input signal (input <5:0>).例文帳に追加

更に変換回路(3、4、5、6、7、8)は、バーンインモードが設定されている間、入力信号（ｉｎｐｕｔ＜５：０＞）に基づいて論理回路動作信号（ｓｔｔ_０＜５：０＞〜ｓｔｔ_７＜５：０＞、Ｔｒｇ＿ｂｉｔ、ＰａｔｔｅｒｎＨｉｔ、Ｄｅｃ＿Ｔｒｇ）を生成する。 - 特許庁

A command row 7 consisting of a plurality of bits in line for twenty-four hours each having a corresponding time of ten minutes range is determined in a control means 6 separately for each apparatus 1, and then the first bit in the command row 7 is allotted to a specified time zone of one day.例文帳に追加

対応時間を１０分間とした複数のビットが２４時間分連なる命令列７を、各機器１ごとにコントロール手段６に定めたうえ、命令列７の第１番目ビットを１日のうちの所定の時間帯に割り当てる。 - 特許庁

The defect analyzing memory 7 is composed of a multi-bit memory having plural data input/output terminals, and the device is provided with a control circuit 6 in which when uncoincidence is detected by the logical comparator 4, and uncoincidence detected signal detected by a test of the present time is added to a signal stored in the defect analyzing memory 7 in a test of the previous time.例文帳に追加

不良解析メモリ７を複数のデータ入出力端子を持つ多ビットメモリで構成し、論理比較器４で不一致が検出されると前回のテストで不良解析メモリ７に記憶させた信号に今回のテストで検出された不一致検出信号を加える。 - 特許庁

Before stress is applied to a semiconductor storage device, a plurality of sense amplifiers are kept inactive while a plurality of memory cells are activated, and each bit line is individually charged using global input/output lines GIOB<0> to <7> and GIOT<0> to <7>.例文帳に追加

半導体記憶装置にストレスを印加するのに先立ち、複数のメモリセルを活性化する一方、複数のセンスアンプは非活性状態を維持し、グローバル入出力線ＧＩＯＢ＜０＞〜＜７＞、ＧＩＯＴ＜０＞〜＜７＞を利用して各ビット線に個別に充電を行う。 - 特許庁

In July, 642, when Emishi offered a statue of Bosatsu as well as Shitenno (the Four Devas) statues to Hyakusai-ji Temple and gathered a group of monks to read a sutra and burn incense to pray for rain due to a long drought, it rained a little bit the next day but did not the following day. 例文帳に追加

642年7月、日照りが続いたため蝦夷は百済寺に菩薩像と四天王像をまつり衆僧に読経させ焼香して雨を祈ったところ、翌日、僅かに降ったが、その翌日には降らなかった。 - Wikipedia日英京都関連文書対訳コーパス

When a bit line BL0 reaches a predetermined precharge level set by a sense amplifier 4, a precharge complete signal is output from the circuit 7.例文帳に追加

ビット線ＢＬ０がセンスアンプ４で設定した所定のプリチャージレベルに達すると、ビット線電位検知回路７よりプリチャージ完了信号が出力される。 - 特許庁

The bandwidth setting means 7 sets the bandwidth information according to compression format information, sampling rate information and bit rate information about the audio signal.例文帳に追加

帯域幅設定手段７は、オーディオ信号の圧縮方式情報、サンプリングレート情報およびビットレート情報に基づいて前記帯域幅情報を設定する。 - 特許庁

The bus side input/ output switching part 8 supplies the quaternary voltage signal supplied from the side of a memory 2 through a bus converter 4 and the bus BUS to a bit expanding part 7.例文帳に追加

バス側入出力切替部８は、メモリ２側からビット変換器４及びバスＢＵＳを介して供給された４値の電圧信号をビット展開部７に供給する。 - 特許庁

The receiver 7 performs execution by performing conversion to the serial data with the center bit of sampling data for which the received parallel data are multi-point sampled as correct data.例文帳に追加

受信装置７は、受信したパラレルデータを多点サンプリングしたサンプリングデータの中央ビットを正しいデータとして、シリアルデータに変換することにより実行する。 - 特許庁

When a bit frame contains bits presenting the mode of the multi-mode vocoder 1, the multi-mode vocoder 7 on the receiving side decides quality by checking the CRC coating formula.例文帳に追加

ビットフレームが送信側のマルチモードボコーダのモードを示すビットを含む場合は、受信側のマルチモードボコーダは、ＣＲＣコーティングフォーミュラに対してチェックし良否を決める。 - 特許庁

On the basis of the transmitted second high frequency signal and the synchronizing signals of the base for transmission to the output part 7, the remote part 5 detects that second digital data signal from such bit signals.例文帳に追加

上記リモート部５は、伝送された第２の高周波信号と、出力部７へ伝送する基になった同期信号に基づき、そのビット信号からその第２のデジタルデータ信号を検出する。 - 特許庁

This bit coding system includes a carrier generator 100 which is used together with a bus 7 of the distributed controller networks (200 and 300) and produces a substantially sine wave-like waveform.例文帳に追加

ビット符号化システムは、分散型マイクロコントローラ・ネットワーク（２００，３００）のバス（７）と共に用い、実質的に正弦波状の波形を発生する波形発生器（１００）を含む。 - 特許庁

A turbo decoder 6 compares a present data in repeated decoding processings with a previous data and outputs unmatched information, such as unmatched bit number, etc., and sends it to a terminal I/F section 7 and packet flow/resending control section 10.例文帳に追加

ターボデコーダ６では、繰り返し復号処理における今回のデータと前回のデータとを比較して不一致となるビット数等の不一致情報を出力し、端末Ｉ／Ｆ部７及びパケットフロー・再送制御部１０に送る。 - 特許庁

When a light spot 8 passes the displaced bit strings 7, the fluctuation in the width of a regenerative signal is little but a large level fluctuation occurs in a tracking error signal.例文帳に追加

光スポット８が変位ピット列７を通過する時には、再生信号の振幅変動は少ないが、トラッキング誤差信号には大きなレベル変動が生じる。 - 特許庁

Then, the SDRAM 7 is put into an active state while the remaining 16 bit data (the address 1 data) on the data bus are written to a flash ROM 9.例文帳に追加

そして、ＳＤＲＡＭ７をアクティブ状態にし、その間にデータバス上にある残りの１６ｂｉｔのデータ（アドレス１データ）をフラッシュＲＯＭ９に書き込む。 - 特許庁

The CPU 7 designates a threshold as a quantization scale code for requantization with respect to data subjected to quantization processing corresponding to a quantization scale code being smaller than the threshold among pieces of data included in the bit stream.例文帳に追加

ＣＰＵ７は、ビットストリームに含まれていたデータのうち閾値より小さな量子化スケールコードに対応した量子化処理を経たものについては、閾値を再量子化用の量子化スケールコードとして指定する。 - 特許庁

The stream structural table 7 includes decoding sequence as counts of a decoding sequence counter, and the stream structure analysis circuit 8 generates automatically the decoding sequence based on frame addresses in a bit stream storage memory 3 arranged in the decoding sequence.例文帳に追加

ストリーム構造表７は、復号順番を復号順カウンタ８２の値として含むが、復号順番は、ストリーム構造解析回路８が、復号順に並んだビット列記憶メモリ３内のフレームの位置に基づいて自動生成する。 - 特許庁

A processing section 5 for improving sound quality performs bit expansion processing, over-sampling processing, and band expansion processing for voice information decoded by a decoder 4, and supplies it to a D/A converter 7.例文帳に追加

デコーダ４でデコードされた音声情報に対して、高音質化処理部５が、ビット拡張処理、オーバーサンプリング処理、及び帯域拡張処理を施してＤ／Ａコンバータ７に供給する。 - 特許庁

At the initial write, data of the first password storage bit strings 5-0 are stored into an internal password data register 7 as internal password data by a password decoder circuit 6.例文帳に追加

初回書き込み時には、パスワードデコーダ回路６により最初のパスワード記憶ビット列５−０のデータが内部パスワードデータとして内部パスワードデータレジスタ７に格納される。 - 特許庁

A bit extract section 40 captures bits composing MSI data among output bits from a TDMA section 7 in timing designated by a timing control section 45.例文帳に追加

ビット抽出部４０は、タイミング制御部４５から指定されるタイミングでＴＤＭＡ部７からの出力ビットのうちのＭＳＩのデータを構成するビットを取り込む。 - 特許庁

A CRC error detection unit 7 generates a CRC code by using the parity bit output by the corresponding parity arithmetic unit 6 and performs error detection using the CRC code.例文帳に追加

ＣＲＣエラー検出部７は、対応するパリティ演算部６が出力するパリティビットを用いてＣＲＣコードを生成し、ＣＲＣコードを用いたエラー検出を実行する。 - 特許庁

In the radio tag reader 1, when a correlation value calculation part 7 calculates a correlation value between a sampling value of received data waveform and reference data, a threshold calculation part 6 calculates a threshold for decoding a data bit for the correlation value.例文帳に追加

無線タグリーダ１において、相関値算出部７が、受信データ波形のサンプリング値と基準データとの相関値を算出すると、閾値算出部６は、相関値についてデータビットを復号するための閾値を算出する。 - 特許庁

Since the casing 7 is pulled back upward by the casing pull-back mechanism 200 when the double excavation bit 3 descends, the hitting motion of the down-the-hole drill 100 is continued.例文帳に追加

二重掘削ビット３が下降すると、ケーシング７はケーシング引き戻し機構２００によって上方に引き戻されるから、ダウンザホールドリル１００の打撃が継続する。 - 特許庁

A shift circuit 8 shifts the Tex address 6 by a bit count corresponding to the Tec address Δ value 7 to add upper bits to the address.例文帳に追加

シフト回路８ではＴｅｃアドレスΔ値７に応じたビット数だけＴｅｘアドレス６がシフトされ、このアドレス上位にビットが付加される。 - 特許庁

A terminal pin insertion hole 6 is formed in the recess 3 of the top end of the bit 1, and a lead insertion groove 7 is formed inside the cut portion 5.例文帳に追加

ビット１には、その先端の凹部３内に開口する端子ピン挿入孔６を形成し、かつ切欠部５内に開口するリード線挿入溝７を形成する。 - 特許庁

The height correction section corrects the height of the cutting edge of the router bit 43 and the height of the workpiece 100, based on the measurement results of the contact type displacement gauge 7 and the laser displacement gauge 8.例文帳に追加

高さ補正部は、接触式変位計７とレーザ変位計８の計測結果に基づいて、ルータビット４３の刃先と被加工物１００との高さを補正する。 - 特許庁

An error rate measuring device 8 inputs a signal, demodulated with the base station device 7, measures a bit error rate for estimating the degree of effects of the interfering wave, and outputs the measured results.例文帳に追加

誤り率測定器８は、基地局装置７で復調された信号を入力し、妨害波の影響度合いを推定するビット誤り率を測定しその結果を出力する。 - 特許庁

Then, the plotting processing is performed by the sub-band units by a sub-band plotting part 4, and generated bit map data are stored in a band buffer memory 7.例文帳に追加

そしてサブバンド描画部４においてサブバンド単位で描画処理を行い、生成されたビットマップデータをバンドバッファメモリ７に格納する。 - 特許庁

In the shield machine a cutter spoke 8 with a cutter bit 7 fit to a cutter face plate 3 is detachably mounted, and the cutter spoke 8 is separated from the cutter face plate 3 to be freely pulled into a cutter chamber 5.例文帳に追加

カッター面板３に、カッタービット７を取り付けたカッタースポーク８を着脱自在に設けると共に、そのカッタースポーク８を上記カッター面板と分離させてカッターチャンバー５内に引込み自在とする。 - 特許庁

A hit rate measuring circuit 3 for a cache memory includes an N-bit shift register 6, a cache hit counter 7, and an output circuit 8 that outputs cache hits.例文帳に追加

キャッシュメモリのヒット率測定回路３は、Ｎビットのシフトレジスタ６と、キャッシュヒットカウンタ７と、キャッシュヒットを出力する出力回路８と、を備える。 - 特許庁

To provide an optical amplifier having an amplitude characteristic that enables achieving gain saturation by pulse excitation without the use of a phase modulator (7), and neither depends on a signal bit rate nor on a signal format.例文帳に追加

位相変調器（７）を用いずにパルス励起によって利得飽和を可能にし、信号のビットレートに依存せず、しかも信号フォーマットにも依存しない増幅特性を有する光増幅器を提供する。 - 特許庁

The contact type displacement gauge 7 measures the displacement caused when the multi-axis robot 3 pushes from above the cutting edge of the router bit 43 against a displacement measuring surface 7A.例文帳に追加

接触式変位計７は、多軸ロボット３がルータビット４３の刃先を変位計測面７Ａに上から押し当てたときに生じる変位を計測する。 - 特許庁

A filter bank 6, scale factor extraction/normalization circuit 7, mentality and hearing analysis part 9, bit allocation part 10 and quantization circuit 11 compress the data on the basis of an MPEG/Audio standard.例文帳に追加

フィルタバンク６、スケールファクタ抽出・正規化回路７、心理聴覚分析部９、ビット割当部１０、量子化回路１１はMPEG/Audio規格に基づいてデータ圧縮を行う。 - 特許庁

The memory system is equipped with a memory cell array 1, a bit line switch 4, first and second page buffers 2 and 3, a column switch 5, and an error correction circuit 11, and control circuits 7, and 10.例文帳に追加

記憶システムは、メモリセルアレイ１、ビット線スイッチ４、第１，第２のページバッファ２，３、カラムスイッチ５、エラー訂正回路１１及び制御回路７，１０を備えている。 - 特許庁

The memory management means 7 varies the size of the memory space assigned for storing one unit of data depending on the bit depth of data created by at least one processing step.例文帳に追加

メモリ管理手段７は、少なくとも１の処理工程により生成されるデータのビット深さに応じて、当該データの１単位の記憶のために割り当てるメモリスペースのサイズを変化させる。 - 特許庁