「7-bit」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A communication control means 7 transmits first a 1st frame synchronizing signal in compliance with a standard and an N-bit call signal in the case of transmission and then transmits a 2nd frame synchronizing signal that is decided uniquely, an identification signal to identify a communication opposite party and a transmission data signal succeedingly.例文帳に追加

送信時に、通信制御手段７は標準規格に定められた、第一のフレーム同期信号、Ｎビットの呼出信号を最初に送信し、引き続いて独自に定められた、第二のフレーム同期信号、通信相手を識別する識別信号と伝送データ信号を送信する。 - 特許庁

The A/D converter comprises an external input terminal 1, reference voltage selecting parts 2 to 4, a capacitor group 7, a first switch group 8, a second switch group 9, an operational amplifier part 5, a sub A/D converter 6 having a redundant bit, and a digital coding circuit 15.例文帳に追加

外部入力端子１、参照電圧選択部２〜４、キャパシタ群７、第１のスイッチ群８、第２のスイッチ群９、演算増幅部５、冗長ビットを有するサブＡ／Ｄコンバータ６、およびデジタル符号化回路１５を有するＡ／Ｄコンバータとして構成される。 - 特許庁

The first half 7 bits in input data, inputted as 16 bit parallel data, are inputted into a 7/8 encoding circuit 10 and encoded into an 8-bit code, and the second half 9 bits are inputted into a 9/10 encoding circuit 11 and is coded into a 10-bit code.例文帳に追加

１６ビットの並列データとして入力される入力データの前半の７ビットが７／８符号化回路１０に入力されて８ビット符号に符号化され、後半の９ビットが９／１０符号化回路１１に入力されて１０ビット符号に符号化される。 - 特許庁

A frame encode section 6 encodes bit streams of received data whose frame synchronization is established as data to be transmitted, the encoded data are converted into an object radio wave via a digital modulation section 7 and a radio transmission section 8, and a transmitter side antenna 9 relay- transmits the radio wave.例文帳に追加

フレーム同期が確立された受信データのビット列を送信すべきデータとしてフレームエンコード部６にてエンコードし、デジタル変調部７及び無線送信部８を経て目的の無線電波に変換し、送信側アンテナ９によって中継送信する。 - 特許庁

The screwing in a low torque rotation area before the screw tightening up is carried out by turning a finger grip 1 with a finger and outputting this rotation to the bit 7 by increasing the speed by the speed increase device using the planet gear mechanism 3 in a driver main body 2 and efficiently.例文帳に追加

ねじが締め上がる前の低トルク回転域のねじ締めは、フィンガーグリップを指で回し、この回転をドライバー本体内の遊星歯車機構を用いた増速装置により増速してビットに出力し、高能率にねじ締めを行う。 - 特許庁

When a file end command (c) is received via a terminal 7, a multiplexing/file generating unit 5c reads data from the one-frame buffers 5a, 5b a sequence end code (f) is attached to the end of the video bit stream from the one-frame buffer 5a, the result is multiplexed and the file is outputted.例文帳に追加

端子７を経てファイル終了コマンドｃが入力すると、多重化・ファイル生成ユニット５ｃは、前記１フレームバッファ５ａ、５ｂからデータを読み取り、１フレームバッファ５ａからのビデオビットストリームの最後に、シーケンス終了コードｆを付加し、多重化してファイル出力する。 - 特許庁

The printing control section 15 controls the print head 5 along the bit map image data developed in the editing region and to perform printing by each one line and a motor control section 14 controls a stepping motor 7 to convey a label in a sub-scanning direction by each distance corresponding to one dot.例文帳に追加

印刷制御部１５は、編集領域に展開されたビットマップイメージデータに従って印刷ヘッド５を制御し、１ラインずつ印刷を行うと同時に、モータ制御部１４がステッピングモータ７を制御して１ドット分に対応する距離ずつラベルを副走査方向に搬送する。 - 特許庁

A supporting part is a spherical structure similar to a bearing support and a slip support equivalent to a ball bearing which Coulomb friction coefficient is η=0.01-0.001 by a combination of a sphere 7 and a spherical surface saucer, and the supporting part bears a bit axial force.例文帳に追加

支承部をベアリング支承に近い球体構造とし、球体７と球面受け皿の組み合わせにする事によりクーロン摩擦係数をη＝０．０１−０．００１のボール・ベアリングに匹敵する滑り支承とし、かつ、大きな軸力に耐える支承部を可能とした。 - 特許庁

The memory device includes: a memory cell MC configured by connecting a variable cell resistor Rcell and an access transistor AT in series between a plate line PL and a bit line BL; a drive control unit (a reference voltage generation control circuit 14 is a principal part); and the sense amplifier 7.例文帳に追加

可変セル抵抗ＲcellとアクセストランジスタＡＴをプレート線ＰＬとビット線ＢＬとの間に直列接続させているメモリセルＭＣと、駆動制御部（参照電圧発生制御回路１４が要部）と、センスアンプ７とを有する。 - 特許庁

Suppressing a DC component under limitation of k=7 or 8 is performed by using a encoding table in which an input data word in a unit of 4 bits can be converted to an input data word in a unit of 6 bits with (1, k) RLL rule without the redundant bit.例文帳に追加

冗長ビットを用いること無しに（１、ｋ）ＲＬＬ規則で、ｋ＝７あるいは８の制限下におけるＤＣ成分の抑圧を、４ビット単位の入力データ語を６ビット単位の入力データ語に変換可能な符号化テーブルを用いて行う。 - 特許庁

The tip of the guide rod 7 provided parallel with a drilling rod 4 provided with a bit 3 for drilling the base rock, at the tip and inserted in the preceding hole h1 drilled in the base rock, is provided with a large diameter 9 with an outer diameter larger than the rod diameter and with a plurality of outer peripheral grooves 9a formed along the axial direction of the rod.例文帳に追加

岩盤を削孔するビット３が先端に設けられた削孔ロッド４と平行に備えられ、岩盤に削孔した先行孔ｈ１に挿入するガイドロッド７の先端に、ロッド径より外径が大きく、ロッド軸線方向に沿った外周溝９ａが複数形成された大径部９を設ける。 - 特許庁

The output part 7 makes the respective bits of a second digital data signal correspond to a plurality of blocks time sequentially formed synchronously with the transmitted synchronizing signals and in accordance with the presence/absence of such bit signals, a second high frequency signal is modulated and transmitted to the outside.例文帳に追加

出力部７は、伝送された上記同期信号に同期させて時系列的に形成した複数区間に対して第２のデジタルデータ信号の各ビットを対応させ、そのビット信号の有無によって第２の高周波信号を変調して外部へ伝送する。 - 特許庁

The image processor that outputs multi-bit data includes: an output data processing circuit 10 dividing an output phase in the direction of transition of output data D[n] to D[n+7]; and an output clock phase changing circuit 40 that controls the output phase.例文帳に追加

多ビットデータ出力を行う画像処理装置は、出力データＤ［ｎ］〜Ｄ［ｎ＋７］の遷移方向により出力位相を分割できる出力データ処理回路１０と、出力位相を制御する出力クロック位相変更回路４０とを有している。 - 特許庁

The ferroelectric memory has a transistor 7 having a pair of source/drain regions 3 and 4, a lower electrode 9 connected to the source and drain regions 3 of the transistor 7, a ferroelectric layer 10 formed on the lower electrode 9, and a memory cell 50 including a bit line 11 formed on the ferroelectric layer 10.例文帳に追加

この強誘電体メモリは、一対のソース／ドレイン領域３および４を有するトランジスタ７と、トランジスタ７のソース／ドレイン領域３および４に接続された下部電極９と、下部電極９上に形成された強誘電体層１０と、強誘電体層１０上に形成されたビット線１１とを含むメモリセル５０とを備えている。 - 特許庁

This connecting coupler 6 of the boring rod 4 has a boring bit 5 on the tip, and makes rotary motion and hammering motion, and has the cutter 8 on at least the boring directional tip side of a surface part of a coupler body 7 for cutting a root and a stem of a tree according to rotation of the coupler body 7.例文帳に追加

先端に穿孔ビット５を備えて、回転運動ならびに打撃運動する穿孔ロッド４の接続用カプラー６であって、カプラー本体７の表面部の少なくとも穿孔方向の先端側に、カプラー本体７の回転に伴って樹木の根茎などを切削するための切削体８を備えている。 - 特許庁

The drill bit 1 is composed of a drill head part 2, a spiral part 3, and a shank part 4 and has a structure in which a base metal 7 for welding a front end tip 6 to a hollow cylindrical steel material 5 is welded like a welding part A8 and the front end tip 6 mounted on the base metal 7 is welded like a welding part B9.例文帳に追加

本発明ドリルビット１は、、ドリルヘッド部２、スパイラル部３、シャンク部４から構成されており、中空円筒形状の鋼材５に先端チップ６を溶接するための台金７を溶接部Ａ８のように溶接し、この台金７に取りつける先端チップ６も溶接部Ｂ９のように溶接した構造とすることにより達成される。 - 特許庁

These amplifiers set a sampling frequency and a ΔΣ modulation degree of an internally installed ΔΣ modulation 1 bit signal generating circuit low than a sampling frequency and a ΔΣ modulation degree of a ΔΣ modulation 1 bit signal generating circuit corresponding to the other speaker used when a number of systems is smaller than a number of speakers 7, or DVD surround-sound audio is reproduced according to the control signal s.例文帳に追加

これらの増幅器は、制御信号ｓに従って、入力信号の系統数がスピーカ７の数より少ないときや、ＤＶＤサラウンドオーディオ再生時に、内部に備えるΔΣ変調１ビット信号発生回路のサンプリング周波数およびΔΣ変調次数を、その他の使用するスピーカに対応するΔΣ変調１ビット信号発生回路のサンプリング周波数およびΔΣ変調次数よりも低く設定する。 - 特許庁

A boring device part 1 of the wire-line geological-survey boring equipment includes a wire line rod 2, a locking coupling 3, a first reaming opener 4, an adapter coupling 5, a first outer tube 6, a second reaming opener 7, a second outer tube 8, a third reaming opener 9 and a core bit 10, which are sequentially coupled together.例文帳に追加

ワイヤーラインロット２、ロッキングカップリング３、第１リーミングオープナー４、アダプターカップリング５、第１アウターチューブ６、第２リーミングオープナー７、第２アウターチューブ８、第３リーミングオープナー９及びコアビット１０が順次連結されてなるワイヤライン地質調査ボーリング装置のボーリング装置部１を提供する。 - 特許庁

The top faces of parts 7 have positions in the Y direction which is identical to those of the parts 6 of one active areas AA as parts of the other active areas AA arranged adjacent to one active areas AA, and the positions are disposed to the parts lower than the top faces of the parts 6 connecting the bit-line contacts CB in one of the active areas AA.例文帳に追加

そして、一のアクティブエリアＡＡにおけるビット線コンタクトＣＢが接続された部分６の上面よりも、この一のアクティブエリアＡＡの隣に配置された他のアクティブエリアＡＡの一部分であって、Ｙ方向における位置が一のアクティブエリアＡＡの部分６と同じである部分７の上面を、下方に位置させる。 - 特許庁

Moreover, the magnetic memory 1 further includes a semiconductor layer 6 including a drain region 32a and a source region 32c of a write transistor 32, a magnetic material layer 8 including a TMR element 4 and write wiring 31, and a wiring layer 7 interposed between the semiconductor layer 6 and the magnetic material layer 8 and including bit wiring 13a and 13b, and word wiring 14.例文帳に追加

また、磁気メモリ１は、書き込みトランジスタ３２のドレイン領域３２ａ及びソース領域３２ｃを含む半導体層６と、ＴＭＲ素子４及び書き込み配線３１を含む磁性材料層８と、半導体層６及び磁性材料層８に挟まれており、ビット配線１３ａ及び１３ｂ、並びにワード配線１４を含む配線層７とを備える。 - 特許庁

In synchronism with clock signals generated from polyphase clock generating sections 1, 2 connected in series, with a plurality of delay circuits for delaying the period of an input pixel clock by a time dividing it into eight substantially equal parts, modulating sections 6, 7 generate PWM signals (MOD1, MOD2) corresponding to respective semiconductor lasers based on respective 8 bit pixel data outputted from the decoder 3.例文帳に追加

変調部６，７は、入力する画素クロックの周期を略８等分する時間だけ遅延させる複数の遅延回路を直列に接続した多相クロック発生部１，２から発生されるクロック信号に同期して、デコーダ３から出力される各８ビットの画素データを基に、各半導体レーザに対応するパルス幅変調信号（ＭＯＤ１，ＭＯＤ２）を生成する。 - 特許庁

Input data from an input terminal 1 are stored in a data storage part 4a of a storage circuit 4, and input parity corresponding to the input data is generated by a parity generating circuit 7, delayed by ≥1 bit through a write address delay circuit 8, and stored in a parity storage part 4b of the storage part 4a.例文帳に追加

記憶回路４のデータ記憶部４ａに入力端子１からの入力データを記憶すると共に、この入力データに対応する入力パリティをパリティ生成回路７で生成し、書き込みアドレス遅延回路８で１ビット以上遅延させて記憶回路４のパリティ記憶部４ｂに記憶させる。 - 特許庁

In a host 2, when the content is transferred to a memory card 3 from the host 2, an encryption and decryption module 4 encrypts the content by use of a common key Kc, a 4-bit conversion circuit 5 inputs the encrypted content in the bit order to a substitution module 7, and an encryption module 6 calculates a substitution key Kp.例文帳に追加

コンテンツをホスト２からメモリカード３へ転送する場合、ホスト２において、暗復号モジュール４が、コンテンツを共通鍵Ｋｃを使用して暗号化し、４ビット変換回路５が暗号化コンテンツをビット順に置換モジュール７にそれぞれ入力し、暗号モジュール６が置換鍵Ｋｐを計算する。 - 特許庁

In a bolt feeding device 6 for the bearing unit 1 for a vehicle, the bolts 5 are slid down along a guide rail 7 while keeping inclined posture and are inserted a little bit in bolt holes 22 provided on the hub wheel 2 by pushing out with a posture changing machine 8, and are gradually raised and inserted into the bolt holes 22 deeper.例文帳に追加

車両用軸受装置１のボルト供給装置６において、ボルト５を斜め姿勢のままガイドレール７に沿って滑り落とし、姿勢変更機８により押し出してハブホイール２に設けられるボルト孔２２へ少し差し込み、姿勢を少しずつ起こして徐々にボルト孔２２へ差し込んでゆくような構造としている。 - 特許庁

A power tool includes a motor 19 for rotationally driving the bit; a control means 25 for controlling the amount of drive of the motor 19 based on the amount of operation of an operator detected through operation means 7 and 8; and a load current detection means 18 for detecting a load current of the motor 19.例文帳に追加

本発明に係る電動工具は、ビットを回転駆動させるためのモータ１９と、操作手段７、８を介して検出される作業者の操作量に基づいてモータ１９の駆動量制御を行う制御手段２５と、モータ１９の負荷電流を検出する負荷電流検出手段１８とを有している。 - 特許庁

A program extraction circuit 11 detects a start position and an end position of program data from a prescribed bit pattern included in a digital signal outputted from an A/D conversion circuit 1 and extracts program data from the digital signal to restore them to an original data format and updates the program data stored in the non-volatile memory 7.例文帳に追加

プログラム抽出回路１１は、Ａ／Ｄ変換回路１から出力されたデジタル信号に含まれる特定のビットパターンからプログラムデータの開始位置および終了位置を検出することによりデジタル信号からプログラムデータを抽出して元のデータ形式に復元し、不揮発性メモリ７に格納されているプログラムデータの更新を行う。 - 特許庁

The object shape encoder of this kind obtain the frequency of incidence of the in-area pixels and the out-area pixels respectively in the divided rectangular block (3), decomposes the divided rectangular block into pixel lines in a horizontal or vertical direction (6), and encodes (7) a bit pattern of an inferior symbol in the unit of pixel lines.例文帳に追加

この種類のオブジェクト形状符号化装置において、分割した矩形ブロック内における領域内画素と領域外画素の出現頻度をそれぞれ求め（３）、分割した矩形ブロックを水平または垂直方向の画素ラインに分解して（６）、画素ライン単位に劣勢シンボルのビットパターンを符号化（７）するように構成した。 - 特許庁

In the lighting apparatus 1, (2^m-1) grayscale frame data fr, supplied to a controller 3, are divided by a division number D, and the D pieces of (2^m-1) grayscale frame data frd are transferred to the m-bit grayscale memory 7 of an LED driver IC 5 within a transfer cycle of one frame data.例文帳に追加

電光表示装置１では、制御器３に供給される(２^m−１)階調のフレームデータｆｒを分割数Ｄで分割し、これらＤ個の(２^m−１)階調の各分割フレームデータｆｒｄを、１フレームデータの転送周期内でＬＥＤドライバＩＣ５のｍビットの階調メモリ７に転送している。 - 特許庁

Optional waveform data are stored 7 beforehand in an area to be accessed by the address of the address generation means together with the filter processing result in the memory, and by switching 11 the address, the filtering result or the optional waveform data corresponding to the bit stream are read and analog-outputted through the D/A converter.例文帳に追加

メモリには、フィルタ処理結果と共にアドレス発生手段のアドレスによりアクセスされる領域に任意の波形データがあらかじめ格納７され、アドレスを切り替えること１１によりビットストリームに対応したフィルタ処理結果または任意波形のデータを読み出しＤ／Ａ変換器を介してアナログ出力する。 - 特許庁