「CS3」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Column selecting gates CS0-CS3 are connected respectively between pairs of bit line BL1-BL4 and a pair of input/output line IO0.例文帳に追加

列選択ゲートＣＳ０−ＣＳ３は、それぞれ、ビット線対ＢＬ１−ＢＬ４と入出力線対ＩＯ０との間に接続される。 - 特許庁

Sub electrode pairs Cs1-Cs3 are provided at positions different from the main electrode pair Cm and configured to vary the inter-electrode distance in accordance with pressing.例文帳に追加

サブ電極対Ｃｓ１〜Ｃｓ３は、メイン電極対Ｃｍと異なる位置に設けられ、押圧に応じて電極間距離が可変に構成される。 - 特許庁

A signal processing section monitors capacitance values of the main electrode pair Cm and the sub electrode pairs Cs1-Cs3 and performs predetermined signal processing in accordance with detected capacitance values.例文帳に追加

信号処理部は、メイン電極対Ｃｍおよびサブ電極対Ｃｓ１〜Ｃｓ３の容量値を監視し、検出した容量値に応じて所定の信号処理を行う。 - 特許庁

The stray capacitance Cs1 and Cs3-Cs5 are electrostatic capacity generated between a soldering land for anodes of PIN diodes D1 and D4-D6 and a ground conductor.例文帳に追加

浮遊容量Ｃｓ１，Ｃｓ３〜Ｃｓ５は、ＰＩＮダイオードＤ１，Ｄ４〜Ｄ６のアノード用半田付けランドとグランド導体との間に形成される静電容量である。 - 特許庁

When consultation with an insurance seller 13 is started, a relevant customer terminal 16 starts communication with a seller terminal 14 using images and voice (CS3, HS3, BS3).例文帳に追加

保険販売員１３との相談が開始されると、当該顧客端末１６は、映像及び音声を用いた販売員端末１４との遣り取りが開始される（ＣＳ３，ＨＳ３，ＢＳ３）。 - 特許庁

Transistors Tr5 and Tr6 respectively sample ramp signal voltages of positive polarity and negative polarity in the next frame to hold them in holding capacitors Cs3 and Cs4.例文帳に追加

トランジスタＴｒ５及びＴｒ６は次の１フレーム内の正極性及び負極性の各ランプ信号電圧を別々にサンプリングして保持容量Ｃs3及びＣs4にそれぞれ保持する。 - 特許庁

Further, the mobile station PS uses links 1 and 2 usable in a link allocated from the base stations CS1 to CS3 to perform connection sequence such as to transmit/receive synchronous burst, set a communication mode and set a call.例文帳に追加

更に、移動局ＰＳは、基地局ＣＳ１〜ＣＳ３から割り当てられたリンクの内で使用可能なリンク１，２を用いて、同期バーストの送受信、通信モードの設定、呼設定等の接続シーケンスを行う。 - 特許庁

In the case of x4 bits constitution, any one column selecting gate out of the column selecting gates CS0-CS3 is conducted, a corresponding pair of bit line is connected to the pair of input/ output line IO0.例文帳に追加

×４ビット構成のときは、列選択ゲートＣＳ０−ＣＳ３のうちのいずれか１つの列選択ゲートが導通し、対応するビット線対と入出力線対ＩＯ０とが接続される。 - 特許庁

The control part 202 controls the radio part 201 so that it is selectively connected to the base stations CS1 to CS3 in accordance with priority which is previously set in a memory 300.例文帳に追加

制御部２０２は、メモリ３００に予め設定された優先順位にしたがって、選択的に基地局ＣＳ１〜ＣＳ３と接続するように無線部２０１を制御するようにしたものである。 - 特許庁

A control part 202 supervises and controls the respective parts of a communication part 200 and performs control for selecting a base station suitable for the communication among nearby base stations CS1 to CS3, for example, by controlling a radio part 201.例文帳に追加

制御部２０２は、通信部２００の各部を統括して制御するもので、例えば無線部２０１を制御して、近隣の基地局ＣＳ１〜ＣＳ３のうち、通信に適した基地局を選定する制御を行う。 - 特許庁

In the case of most increasing the setup time, low level control signals CS1-CS3 are respectively given to the delay adjustment sections 2-4, the setup time is adjusted without the delay of the delay adjustment sections 3, 4 by their static capacitance and with the delay time of the delay adjustment section 2.例文帳に追加

セットアップ時間を最も多くする場合、制御信号ＣＳ１〜ＣＳ３をローレベルとし、ディレイ調整部３，４の静電容量によるディレイ時間にディレイ調整部２によるディレイ時間を加えたセットアップ時間に調整する。 - 特許庁

Selection signals from selection signal output terminals CS1-CS3 corresponding to the addresses indicated by the address signals are outputted to a selection signal input terminal CSi of the ROM 52 through wire patterns c1-c3 and a logic AND circuit 56.例文帳に追加

また、アドレス信号で示されるアドレスに対応する選択信号出力端子ＣＳ１〜ＣＳ３から、選択信号を、配線パターンｃ１〜ｃ３、論理和回路５６を介して、ＲＯＭ５２の選択信号入力端子ＣＳｉに出力する。 - 特許庁

In the case of setting the delay time to be shorter than that of the initial setting, high level control signals CS1-CS3 are respectively given to the delay adjustment sections 2-4, the setup time is adjusted without the delay of the delay adjustment sections 3, 4 and only with the delay time of the delay adjustment section 2.例文帳に追加

ディレイ時間を初期設定よりも少なくする場合、制御信号ＣＳ１〜ＣＳ３をハイレベルとし、ディレイ調整部３，４のディレイは付加せず、ディレイ調整部２によるディレイ時間だけを付加したセットアップ時間の調整とする。 - 特許庁

A control part 100 is provided which controls the tilting of a base station device CS6 in cooperation with nearby base station device (CS1-CS3, CS5-CS8, CS10-CS12) positioned near a base station device (CS6) which requires tilt control according to the change of a traffic quantity.例文帳に追加

トラフィック量の変化によりチルト制御が必要な基地局装置（ＣＳ６）の近傍に位置する近傍基地局装置（ＣＳ１〜ＣＳ３、ＣＳ５〜ＣＳ８、ＣＳ１０〜ＣＳ１２）と協働して基地局装置ＣＳ６のチルト制御を行う制御部１００を備える。 - 特許庁

With an arrangement, mobile stations PS1 to PS3 transmit a position information request message according to operation of a user, and base stations CS1 to CS3 transfer identification information of the base station in addition to the position information request message to an exchange station XS.例文帳に追加

移動局ＰＳ１〜ＰＳ３は、使用者の操作に従い位置情報要求メッセージを送信し、基地局ＣＳ１〜ＣＳ３はその位置情報要求メッセージに基地局の識別情報を付加して交換局ＸＳに転送するように構成されている。 - 特許庁

A holding capacitor check wiring 26 of the first sub-pixel P1 and the second sub-pixel P2 is formed by bundling and connecting the holding capacitor lines CS1/CS3 and holding capacitor lines CS2/CS4 for the first sub-pixel P1 and the second sub-pixel P2.例文帳に追加

複数の第１副画素Ｐ１及び第２副画素Ｐ２に対応する保持容量ラインＣＳ１・ＣＳ３及び保持容量ラインＣＳ２・ＣＳ４をそれぞれ束ねて接続した第１副画素Ｐ１及び第２副画素Ｐ２の検査用保持容量配線２６を設ける。 - 特許庁

Since a pulse signal reversed by each C-MOS inverter is supplied to an external pin through a resistance R, the resistive element provides a time constant to a parasitic capacity and a harmonic element of a pulse, which flows into an adjacent circuit via an inter-pin capacity Cs3, is reduced.例文帳に追加

各Ｃ−ＭＯＳインバータで反転されたパルス信号は抵抗Ｒを介して外部ピンに供給されているため、この抵抗素子が寄生容量に対して時定数を与えることになり、ピン間容量Ｃｓ３を介して隣接する回路に流入するパルスの高調波成分が低減される。 - 特許庁

An antenna switch control circuit 20 controls to changeover antenna selector switches (SW1, SW2) 31, 33 provided in an antenna assembly 30 and antenna selector switches (SW3, SW4) 41 and 43 provided in an antenna assembly 40 by a switch changeover signal (CS2, CS3), generated by using a diversity changeover signal (CS1) outputted from the diversity change signal generating circuit 16.例文帳に追加

アンテナ切り換え制御回路２０はダイバーシティ切替信号発生回路１６から出力されるダイバーシティ切替信号（ＣＳ１）を用いて生成したスイッチ切り換え信号（ＣＳ２，ＣＳ３）により上記アンテナ装置３０に設けられたアンテナ切換えスイッチ（ＳＷ１，ＳＷ２）３１，３３、およびアンテナ装置４０に設けられたアンテナ切換えスイッチ（ＳＷ３，ＳＷ４）４１，４３を切り換え制御する。 - 特許庁