「DAMASCENE」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

METALLIC WIRING FORMING METHOD FOR SEMICONDUCTOR ELEMENT USING DEFORMED DUAL DAMASCENE PROCESS例文帳に追加

変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 - 特許庁

A dual damascene profile is processed on an interlayer insulation film 11 on a semiconductor substrate.例文帳に追加

半導体基板上の層間絶縁膜１１上にデュアルダマシン形状を加工する。 - 特許庁

METHOD FOR IMPROVING ADHESION OF ORGANIC DIELECTRIC IN DUAL DAMASCENE MUTUAL CONNECTION例文帳に追加

デュアルダマシン相互接続における有機物誘電体の密着性を改良する方法 - 特許庁

DUAL DAMASCENE WIRING STRUCTURE INCLUDING METAL-INSULATOR-METAL CAPACITOR, AND MANUFACTURING METHOD THEREFOR例文帳に追加

金属−絶縁体−金属キャパシタを含む二重ダマシン配線構造及びその製造方法 - 特許庁

SEMICONDUCTOR MEMORY DEVICE USING DAMASCENE GATE AND EPITAXIAL PROCESS, AND ITS MANUFACTURING METHOD例文帳に追加

ダマシーンゲート及びエピタキシャル工程を利用した半導体メモリー装置及びその製造方法 - 特許庁

This method contains a damascene treatment process and a chemical oxide removal(COR) process.例文帳に追加

この方法は、ダマシン処理工程と化学的酸化物除去（ＣＯＲ）工程とを含む。 - 特許庁

DAMASCENE INTERCONNECTION UTILIZING BARRIER METAL LAYER DEPOSITED WITH METAL CARBONYL例文帳に追加

金属カルボニルを使用して堆積したバリアメタル層を使用したダマシン相互接続の形成方法 - 特許庁

To provide a process capable of further simplifying a dual-damascene patterning process.例文帳に追加

デュアルダマシンパターンを形成する過程をより単純化することができる方法を提供する。 - 特許庁

By means of a plurality of manufacturing methods, manufacturing of these capacitors of various versions can be incorporated in a standard dual or single-damascene manufacturing process, including a copper damascene process.例文帳に追加

複数の製造方法によって、これらのさまざまなバージョンのキャパシタの製造を銅ダマシン・プロセスを含む標準デュアルまたはシングル・ダマシン製造プロセスに組み込むことができる。 - 特許庁

Next, a conductive material such as Cu is vapor-deposited on the dual damascene structure, and by flattening this by using a CMP process, a via contact of single damascene structure without a recess is formed.例文帳に追加

次に、ここにＣｕなどの導電物質を蒸着し、それをＣＭＰ工程を利用して平坦化することによって、リセスのないシングルダマシン構造のビアコンタクトを形成する。 - 特許庁

To perform copper filling through a damascene process without compromising the integrity of a copper seed layer.例文帳に追加

ダマシンプロセスによる銅の充填において、銅シード層の完全性を失わないように行う。 - 特許庁

Each support film 20 is provided adjacent to a via connection position in the copper damascene lower wiring 8.例文帳に追加

各支持膜２０は、銅ダマシン下配線８におけるビア接続位置に隣接して設けられている。 - 特許庁

To enable copper wiring formed through a damascene method to be improved in dielectric breakdown strength (reliability).例文帳に追加

ダマシン法を用いて形成された銅配線の絶縁破壊耐性（信頼性）を向上する。 - 特許庁

Damascene trenches reaching the lower interconnections are made in the interlayer insulation film with the minimum dimensions of lithograph.例文帳に追加

層間絶縁膜に、下部配線に到達するダマシン溝をリソグラフの最小寸法で形成する。 - 特許庁

INTEGRATED CIRCUIT DEVICE PROVIDED WITH DUAL DAMASCENE CAPACITOR AND RELATED METHOD FOR MANUFACTURE例文帳に追加

ジュアルダマシ—ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法 - 特許庁

To provide with high accuracy a forming method of a Cu wiring of damascene structure whose stray capacitance is small.例文帳に追加

高精度で浮遊容量の少ないダマシン構造のＣｕ配線の形成方法を提供する。 - 特許庁

A semiconductor device including a MIM capacitor and a wiring structure which utilizes a damascene process.例文帳に追加

ダマシン工程を利用してＭＩＭキャパシタおよび配線構造を含む半導体装置を製造する。 - 特許庁

To enhance reliability of wiring, while preventing the trench width from enlarging in a dual-damascene processing process.例文帳に追加

デュアルダマシン加工プロセスにおいて、配線の信頼性を向上させ、かつ、トレンチ幅の拡大を防ぐ。 - 特許庁

METHOD FOR TREATING SURFACE OF COPPER DAMASCENE STRUCTURE ON SURFACE OF SEMICONDUCTOR SUBSTRATE例文帳に追加

半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法 - 特許庁

To improve dielectric breakdown strength (reliability) of a copper wiring formed by means of a damascene method.例文帳に追加

ダマシン法を用いて形成された銅配線の絶縁破壊耐性（信頼性）を向上する。 - 特許庁

To provide a method for forming a self-aligned contact pad in DRAM manufacture using a damascene process.例文帳に追加

ダマシン工程を利用したDRAM製造において自己整合コンタクトパッド形成方法を提供する。 - 特許庁

To provide a method for etching a dual damascene structure in which shoulder dropping of a hard mask can be suppressed.例文帳に追加

ハードマスクの肩落ちを抑制可能なデュアルダマシン構造のエッチング方法を提供すること。 - 特許庁

To provide a damascene CMP technology which removes dishing and larger scale topography from a polished surface.例文帳に追加

被研磨面からディッシングおよび大規模トポグラフィを除去するダマシンＣＭＰ技術を提供する。 - 特許庁

To provide a method for avoiding copper contamination in a via or a dual damascene structure.例文帳に追加

本発明はバイア或いはジュアルダマスカス構造の銅汚染を避けるための方法を提供する。 - 特許庁

In another integrated circuit manufacturing process, the silicon nitride ARC is built in a damascene structure.例文帳に追加

他の集積回路製造プロセスにおいては、窒化ケイ素ＡＲＣは、ダマシーン構造に組込まれる。 - 特許庁

In another integrated circuit manufacturing process, the fluoro- organosilicate layer is incorporated into a damascene structure.例文帳に追加

別の集積回路製造工程において、フルオロ有機珪酸塩層はダマシン構造に組み込まれる。 - 特許庁

METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT HAVING METAL-INSULATOR-METAL CAPACITOR AND DAMASCENE WIRING STRUCTURE例文帳に追加

金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法 - 特許庁

DUAL DAMASCENE STRUCTURE AND FORMING METHOD THEREOF, AND SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF例文帳に追加

デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法 - 特許庁

To provide a method for forming a dual damascene feature in a porous low k dielectric layer.例文帳に追加

多孔質低ｋ誘電体層内にデュアルダマシン特徴を形成する方法が提供される。 - 特許庁

Etching of a noble metal is not so important due to the formation of a damascene capacitor electrode.例文帳に追加

ダマシンキャパシタ電極の形成プロセスにより、貴金属のエッチングの課題はさほど重要ではない。 - 特許庁

MANUFACTURE OF DUAL-DAMASCENE WIRING OF FINE ELECTRONIC ELEMENT USING BASIC MATERIAL DIFFUSION BARRIER FILM例文帳に追加

塩基性物質拡散障壁膜を使用する微細電子素子のデュアルダマシン配線の製造方法 - 特許庁

To provide a method of forming a dual damascene structure that is suitable for the formation of the wiring of a semiconductor.例文帳に追加

半導体の配線形成に好適なデュアルダマシン構造の形成方法を提供する。 - 特許庁

In a manufacture of the dual damascene wiring, an insulating film where a dual damascene region is formed is a hybrid type insulating film of 3.3 or less of a dielectric constant, and a via filler is made of an inorganic matter containing no carbon.例文帳に追加

デュアルダマシン領域の形成される絶縁膜は誘電率３.３以下のハイブリッド型絶縁膜であって、ビア充填材は炭素を含まない無機物で形成するデュアルダマシン配線の製造方法。 - 特許庁

To provide a method for forming buried metallization by a buried metallization method (damascene method) in which erosion is suppressed at the time of CMP and metal diffusion into an interlayer insulation film is prevented.例文帳に追加

ＣＭＰ時のエロージョンが抑制され、かつ層間絶縁膜内への金属拡散が防止された、埋め込み金属配線法（ダマシン法：Damascene）による埋め込み金属配線の形成方法を提供する。 - 特許庁

To solve the problem, when copper wiring is formed by the conventional damascene or dual-damascene method, the chip acquisition ratio per wafer becoming low, because chips on the outer periphery of a wafer and its vicinity are not able to be exposed to light for preventing copper contamination.例文帳に追加

従来のダマシンあるいはデュアルダマシン法で銅配線を作る場合銅汚染を防止するためにウエハ外周部付近のチップ露光を行えず、ウエハあたりのチップ取得率が低い。 - 特許庁

To provide a technique for realizing a quick turn around time of a semiconductor device having a dual damascene wiring by reducing a capacity between wirings of the damascene wiring and an improvement in a manufacturing yield.例文帳に追加

デュアルダマシン配線の配線間容量を低減し、さらにデュアルダマシン配線を有する半導体装置のＱＴＡＴ化および製造歩留まりの向上を実現することのできる技術を提供する。 - 特許庁

On the inner wall of the damascene trenches, a first magnetic layer, a tunnel insulation film, and a second magnetic layer are deposited in this order and the space in the damascene trenches above the second magnetic layer is filled with a mask material.例文帳に追加

記ダマシン溝の内壁に、第１磁性層、トンネル絶縁膜、および第２磁性層をこの順で堆積し、さらに、ダマシン溝内部の第２磁性層上の空間にマスク材料を埋め込む。 - 特許庁

To provide a method for manufacturing a semiconductor element which utilizes a damascene process to provide a reliable damascene gate by preventing a prescribed part at the outside part of a gate electrode edge from being etched.例文帳に追加

ゲート電極エッジ外部の所定部分がエッチングされることを防止し、信頼性の高いダマシーンゲートを得ることができるダマシーン工程を利用した半導体素子の製造方法を提供する。 - 特許庁

In another integrated circuit production process, the organosilicate layer is incorporated into a damascene structure.例文帳に追加

もう一つの集積回路製造工程においては、このオルガノシリケート層はダマシン構造体内へ組み込まれる。 - 特許庁

An optimized color filter array is formed in, above or below a one or more damascene layers.例文帳に追加

最適化されたカラーフィルタアレイが、一つまたはそれ以上のダマシン層の、内部、上、または下に形成される。 - 特許庁

To provide a metallic wiring forming method for a semiconductor element using a deformed dual damascene process.例文帳に追加

変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法を提供する。 - 特許庁

To provide a method for manufacturing the dual damascene wiring of a semiconductor element using a via capping protection film.例文帳に追加

ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法を提供する。 - 特許庁

A damascene process is used for two coil layers, and a conventional process is used for a third coil layer.例文帳に追加

2つのコイル層に対してはダマシーンプロセスを使用し、第3のコイル層に対しては従来のプロセスを使用する。 - 特許庁

To provide a simple wiring circuit forming technique of low resistance as a substitute for the damascene method.例文帳に追加

低抵抗の配線形成技術として、ダマシン法による銅配線形成技術が確立されている。 - 特許庁

To provide methods of forming contact structures in a low dielectric constant material layer using dual damascene processes.例文帳に追加

デュアルダマシン工程を利用した低誘電率物質層内のコンタクト構造形成方法を提供する。 - 特許庁