DAMASCENEを含む例文一覧と使い方
該当件数 : 618件
The hard mask film is partially etched by an etching process using a photoresist pattern formed by performing the exposure process, a damascene trench is formed by progressing the etching process with the hard mask film 104 as an etching mask to sequentially perform a partial etching on the trench oxide film 103, the etching preventive film 102, and the interlayer insulating film 101.例文帳に追加
露光工程を実施して形成されるフォトレジストパターンを用いたエッチング工程によって前記ハードマスク膜を部分エッチングし、ハードマスク膜１０４をエッチングマスクとして用いたエッチング工程を進行して、トレンチ酸化膜１０３、エッチング防止膜１０２および間絶縁膜１０１を順次部分エッチングしてダマシントレンチを形成する。 - 特許庁
In the method for etching a dual damascene structure employing at least one layer of Lowk film and at least one layer of hard mask, at lest one dummy layer which is not left finally in the structure is formed on the hard mask in order to prevent shoulder dropping.例文帳に追加
少なくとも１層以上のＬｏｗＫ膜と少なくとも１層以上のハードマスクを用いるデュアルダマシン構造のエッチング方法であって，肩落ちを防止するために前記ハードマスクの上に，最終的には構造中に残らないダミー膜を少なくとも１層以上形成することを特徴とする，デュアルダマシン構造のエッチング方法を提供する。 - 特許庁
To provide a method for preventing copper oxidation in a dual damascene process, in which the oxidation of the surface of a copper metal combined with oxygen is prevented, so that dangling bonds on the surface of the copper metal are coupled to N_2 or H_2, after opening a copper interconnect to the atmosphere.例文帳に追加
本発明は前記のような従来技術の諸般の短所と問題点を解決するために、銅の配線が大気中に開放された後、銅の金属の表面のダングリングボンドとN_２またはH_２が結合するようにして、銅の金属の表面が酸素と結合して酸化されることを防止するデュアルダマシン工程の中で銅の酸化防止方法を提供する。 - 特許庁
The semiconductor element of the present invention includes a semiconductor substrate 1; an interlayer insulating film 2 and 3 in which a damascine pattern is formed on the semiconductor substrate 1; a diffusion prevention film 4 which is formed in the damascene pattern and is made of CoFeB which is a ternary system material; a seed film 5 which is formed on the diffusion prevention; and copper wiring 7 which is filled on the seed film.例文帳に追加
本発明は、半導体基板１；前記半導体基板１上にダマシンパターンが形成された層間絶縁膜２、３；前記ダマシンパターン内に形成され、三元系物質であるＣｏＦｅＢからなる拡散防止膜４；前記拡散防止膜上に形成されるシード膜５；及び、前記シード膜上に充填される銅配線７を含む。 - 特許庁
To solve the problems such as the decrease in a pattern resolution which may occur during the forming of second and later layers when a multi- layer circuit board is manufactured by an ordinary MCM-D process and the decrease in the flatness of the layer and to achieve the purpose at a low cost without necessitating a polishing process or the like in a damascene method.例文帳に追加
多層回路基板の製造方法に関し、通常のＭＣＭ−Ｄプロセスで多層回路基板を作製するに際し、第２層以後の作製時に発生するパターン解像度の低下や各層に於ける平坦性低下の問題を解消し、ダマシン法に於ける研磨プロセスなどを必要とすることなく、低コストで目的を達成しようとする。 - 特許庁
A silicide is prevented from being formed on a dummy gate electrode by using a cap oxide film as a mask, in a forming area of the low voltage MISFET used in a logic circuit or the like, and a forming step is simplified when forming a gate of the low voltage MISFET using a damascene process by a high-k film 18 and a metal gate electrode 20.例文帳に追加
ロジック回路などに使用される低電圧ＭＩＳＦＥＴの形成領域において、キャップ酸化膜をマスクにすることによってダミーゲート電極上にシリサイドが形成されるのを防ぎ、ダマシンプロセスを用いて低電圧ＭＩＳＦＥＴのゲートをｈｉｇｈ−ｋ膜１８およびメタルゲート電極２０で形成する際の形成工程を簡略化する。 - 特許庁
To provide a method for forming a fine metallic pattern of a semiconductor element, based on a damascene technique which can ensure broad width of a metallic layer for improving the operational speed of the element and can easily control steps by etching only the metal layer without etching the metallic layer, anti-diffusion layer and bonding layer at the same time.例文帳に追加
金属膜の幅を広く確保可能として素子の動作速度を向上させることができ、従来のように金属膜，拡散防止膜及び接着膜を同時に蝕刻せずに、金属膜のみを蝕刻することにより工程を容易に制御可能である象嵌技法を利用した半導体素子の微細金属パターン形成方法を提供する。 - 特許庁
When a wiring groove 8 and a contact hole 6 are formed on a substrate 1 with different depth using a dual damascene method, a first stopper film 9 is formed on the top layer of the film, and a second stopper film 4 is formed at such position as depth of the bottom part of the wiring groove 8, with formation of the wiring groove 8 performed in separate 2-stage processes.例文帳に追加
デュアルダマシン法を用いて、基板１上の膜に配線溝８及びコンタクトホール６をそれぞれ深さを異ならせて形成するにあたって、前記膜の最上層に第１のストッパー膜９を形成し、配線溝８の底部深さ位置に第２のストッパ膜４を形成し、配線溝８の形成を２段階の工程に分けて行う。 - 特許庁
This method also includes a step for etching the predetermined region of the inter-layer insulating films, and then for stopping the etching process at the etching stop films to form a damascene pattern.例文帳に追加
所定の構造が形成された半導体基板１０１の上部に誘電定数が低い物質を用いたエッチング停止膜１０２，１０４を形成し、層間絶縁膜１０３，１０５を形成する段階;及び上記層間絶縁膜の所定領域をエッチングし、上記エッチング停止膜でエッチング工程が停止するようにしてダマシンパターンを形成する段階を含む。 - 特許庁
It becomes possible to form equal dimension of photoresist pattern by exposure and development after applying and forming the photoresist in forming a vial hole 110 in roughly equal condition in each of the wirings different in width dimension, and it becomes possible to form dual damascene wirings equal in contact resistance, by equalizing the dimensions of each via hole of each wiring difference in width dimension.例文帳に追加
ヴィアホール１１０を形成する際のフォトレジストを、幅寸法の異なる配線のそれぞれにおいてほぼ均一な状態で塗布形成し、露光、現像により均一な寸法のフォトレジストパターンを形成することが可能になり、幅寸法の異なるそれぞれの配線の各ヴィアホールの寸法を均一化し、コンタクト抵抗が等しいデュアルダマシン配線を形成することが可能になる。 - 特許庁
In manufacturing the Schottky barrier MOSFET, a damascene gate process for forming a gate electrode and a gate insulating film after a source/drain structure is formed is applied to the Schottky barrier MOSFET, so that the gate electrode and the gate insulating film may not be received with a high temperature heat treatment to thereby prevent the deterioration of the metal and the metal oxide for constituting the gate electrode and the gate insulating film.例文帳に追加
ショットキー障壁型MOS FET の製造において、ソース／ドレイン構造を形成した後にゲート電極およびゲート絶縁膜を作成するダマシンゲートプロセスをショットキー障壁型MOS FET に適用することにより、ゲート電極やゲート絶縁膜が高温の熱処理を受けないようにして、ゲート電極やゲート絶縁膜を構成する金属および金属酸化物が劣化するのを防止する。 - 特許庁
The method of manufacturing a semiconductor device, using a damascene wiring forming method of forming a wiring pattern by selectively burying a metal film in a trench or hole pattern formed on an insulation film, comprises a step of forming a metal film on the entire surface including the trench or hole pattern, forming a film on the metal film, and polishing off this formed film and the metal film outside the trench or hole pattern.例文帳に追加
絶縁膜に形成された溝もしくは孔パターン内に選択的に金属膜を埋め込むことにより配線パターンを形成するダマシン配線形成法を用いた半導体装置の製造方法において、前記溝もしくは孔パターンを含む全面に金属膜を形成し、前記金属膜上に皮膜を形成し、この皮膜と溝もしくは孔パターン外の金属膜とを研磨除去する。 - 特許庁
In the electrode pad region 10 composed a low-permittivity film 537 and wiring 555 formed in the groove of a cap film 538 by using a damascene method, a plurality of rectangular insulating sections 13 extended in the wiring leading-out direction 11 from an electrode pad exists in a island-like state in a top view except the central portion 41 of an electrode pad.例文帳に追加
低誘電率膜５３７とキャップ膜５３８の溝中にダマシン法を用いて形成された配線５５５からなる電極パッド領域１０に、電極パッドからの配線引き出し１１方向にのびる複数の長方形状の絶縁部１３が、電極パッドの中心部分４１を除き、上面から見て島状に存在していることを特徴とする半導体装置。 - 特許庁
In a semiconductor device having a damascene structure, a TaN film 7 and a Ti film 8 composed of Ti exhibiting good wettability to Cu are formed respectively, as a barrier layer, on the inside walls of a wiring groove G2 and a via hole V2 formed in a second interlayer insulating film 6, so that a Cu seed film 9a can be formed uniformly on the Ti film 8.例文帳に追加
ダマシン配線を有する半導体装置において、第２層間絶縁膜６に形成した配線溝Ｇ２およびビアホールＶ２のそれぞれの内壁にバリア膜としてＴａＮ膜７およびＣｕと濡れ性の良いＴｉからなるＴｉ膜８とを順に形成することにより、Ｔｉ膜８上に均一にＣｕシード膜９ａを形成することを可能とする。 - 特許庁
When Cu wiring 33 is embedded, by the damascene process, in the wiring trench 32 formed by dry-etching the interlayer dielectric containing the SiOF films 26, 29, an oxynitrided silicon film 27 is interposed between a silicon nitride film 28 constituting the etching stopper layer of the dry etching and the SiOF film 26, thereby trapping free F generated in the SiOF film 26 with the oxynitrided silicon film 27.例文帳に追加
ＳｉＯＦ膜２６、２９を含む層間絶縁膜をドライエッチングして形成した配線溝３２の内部にダマシン法でＣｕ配線３３を埋め込む際、上記ドライエッチングのエッチングストッパ層を構成する窒化シリコン膜２８とＳｉＯＦ膜２６との間に酸窒化シリコン膜２７を介在させ、ＳｉＯＦ膜２６中で発生した遊離のＦを酸窒化シリコン膜２７でトラップする。 - 特許庁
The method for manufacturing a reflective liquid crystal display panel in which transmission of light is controlled by a transistor 106, a reflective electrode 117 and a light shielding layer 114 are disposed between a liquid crystal layer 121 and the transistor 106, and the reflective electrode 117 is connected to the transistor 106 through a metal wiring layer 111, is characterized in that the metal wiring layer 111 is formed by Damascene method.例文帳に追加
トランジスタ１０６によって光の透過を制御され、液晶層１２１とトランジスタ１０６との間に反射電極１１７及び遮光層１１４が配置され、反射電極１１７は金属配線層１１１を介してトランジスタ１０６と接続される反射型液晶表示パネルの製造方法において、金属配線層１１１は、ダマシン法によって形成されることを特徴とする。 - 特許庁
To solve the following problem: disconnection or increase and unevenness in wiring resistance due to resist residue remaining in distribution holes, or impossibility of formation of a fine circuit pattern due to swelling by development, in forming a copper wiring circuit by a dual damascene method in which distribution holes are formed prior to formation of distribution grooves using ArF lithography capable of forming a fine pattern.例文帳に追加
微細パターン形成が可能なＡｒＦリソグラフィを用い、配線孔を配線溝に先だって形成するデュアルダマシン法で銅配線回路を作る場合、配線孔内に残るレジスト残渣の影響で断線や配線抵抗の増大およびバラツキが生じるという問題、あるいは現像膨潤によって微細回路パターン形成ができないという問題を解決することが本発明が解決する課題である。 - 特許庁
The number of conventional dual damascene process steps is reduced by using an organic insulating material which is photosensitive to electron beam irradiation as an interlayer insulating film, performing pattern exposure corresponding to via holes and wiring grooves in two steps of electron beam irradiation conditions and then performing development at the same time for forming necessary via holes and wiring grooves, and Cu of low resistivity is used as a wiring material.例文帳に追加
層間絶縁膜として、電子線照射に感光する有機絶縁材料を用い、電子線照射条件を２段階で行うことによりビアホールと配線溝に相当するパターン露光をし、その後同時に現像を行い必要なビアホールと配線溝を形成することで、従来のデュアルダマシン工程の工程数を削減するとともに、配線材料として比抵抗の小さいＣｕを用いる。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
