「DAMASCENE」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

To form a plating film having superior in-plane uniformity on a thinned seed layer, and besides, having superior properties of plugging a refined damascene structure.例文帳に追加

薄膜化されたシード層に対しても優れた面内均一性を有し、しかも、微細化されたダマシン構造に対する優れた埋込み性を有するめっき膜を成膜できるようにする。 - 特許庁

To provide a polishing composition for metal CMP excellent in non-selectivity and flatness in the second stage polishing of CMP, especially the CMP in copper-based wiring formation by a damascene process.例文帳に追加

ＣＭＰ、特にダマシン法による銅系配線形成におけるＣＭＰの第２段研磨において、非選択性、平坦性に優れた金属ＣＭＰ用研磨組成物を提供すること。 - 特許庁

To easily remove a Cu oxide formed on the surface of a Cu interconnection and thereby to reduce the wire resistance of the Cu interconnection including vias in the formation of the Cu interconnection using a damascene method.例文帳に追加

ダマシン法を用いたＣｕ配線形成において、Ｃｕ配線の表面に形成されるＣｕ酸化物を容易に除去し、ビアを含むＣｕ配線抵抗の低減を図る。 - 特許庁

To provide low-resistance and high-reliability Cu wiring by eliminating influences caused by so-called battery effect in a semiconductor device and manufacturing method thereof for forming Cu wiring through Damascene techniques.例文帳に追加

Ｃｕ配線をダマシン法で形成する半導体装置及びその製造方法において、いわゆる電池効果による影響を無くし、低抵抗で信頼性の高いＣｕ配線を提供する。 - 特許庁

To provide a method for forming wiring of a semiconductor device using a dual damascene method, which can prevent a resist film for formation of a wiring groove from being polluted with an amine component or the like.例文帳に追加

デュアルダマシン法を用いた半導体装置の配線形成方法において，配線溝を形成するためのレジスト膜がアミン成分などによって汚染されることを防止する。 - 特許庁

To form interconnection which passes through a diffusion barrier, an etching stop, and a dielectric material for electrical interconnection of a device in a dual damascene structure comprising vias, trenches, and a semiconductor device 300.例文帳に追加

ビア、トレンチ、及び半導体デバイス(300)のデュアルダマシン構造における電気的なデバイスの相互接続用の拡散バリア、エッチング停止、及び誘電体物質を通る相互接続を形成すること - 特許庁

To provide a method for forming wiring in a semiconductor element which superior EM resistance by suppressing crystal effects from a base film with respect to fine damascene Cu wiring.例文帳に追加

微細ダマシンＣｕ配線に対する下地膜からの結晶的な影響を抑制することにより、ＥＭ耐性に優れた半導体素子における配線形成方法を提供する。 - 特許庁

Further, in the plasma etching step, a dual damascene trench etching step of forming a via and a trench in connection with a wiring layer on an insulating layer provided on the wiring layer mediating a liner layer is performed.例文帳に追加

また、プラズマエッチング工程では、配線層の上にライナー層を介して設けた絶縁層に配線層につながるビアおよびトレンチを形成するデュアルダマシントレンチエッチング工程が行われる。 - 特許庁

To provide a technology that reduces a cost for manufacturing a semiconductor device having a damascene wiring structure containing a copper wiring, a benzocyclobutene (BCB) insulating film, and a chromium adhered layer.例文帳に追加

Ｃｕ配線とベンゾシクロブテン（ＢＣＢ）絶縁膜とＣｒ密着層とを含むダマシン配線構造を有する半導体装置の製造コストを低減するための技術を提供する。 - 特許庁

To facilitate the practicability of a semiconductor device effectively reducing the dielectric constant of an interlayer insulating film containing a porous insulating film and having a fine damascene wiring having a high reliability.例文帳に追加

多孔質絶縁膜を含む層間絶縁膜の誘電率を実効的に低減させ、微細で高信頼性のダマシン配線を有する半導体装置の実用化を容易にする。 - 特許庁

To provide a wiring formation method using a dual damascene method for controlling dimensions in the horizontal direction of a via hole easily, and for preventing the formation of a crown due to a residue caused by the incomplete dissolution of resist.例文帳に追加

ビアホールの横方向の寸法制御が容易であって、レジストの溶け残りによるクラウンの発生を防止できるデュアルダマシン法による配線形成方法を提供する。 - 特許庁

These three regions include a lower surface of a recessed opening obtained by damascene etching and an intermediate surface and a top surface on a remaining part of a lateral field insulating region.例文帳に追加

これらの３つの領域は、ダマシンエッチングから得られた凹部開口の下部表面、側方向フィールド絶縁領域の残り部分上の中間表面及び上部表面を含む。 - 特許庁

To provide a method for manufacturing a magnetic head, capable of preventing the peeling-off of a magnetic film during polishing of the magnetic film formed by covering a groove of an insulating film by a damascene method.例文帳に追加

ダマシン法において絶縁膜の溝を覆って形成された磁性膜を研磨する際に、磁性膜が剥離するのを防止することができる磁気ヘッドの製造方法を提供する。 - 特許庁

To form a via hole so as to have a desired diameter by avoiding the reduction of diameter of the via hole due to a deviation in alignment between a wiring groove and the via hole, upon forming a dual Damascene structure.例文帳に追加

デュアルダマシン構造を形成するときに、配線溝とビア孔との間のアライメントずれに起因してビア孔の径が細くなることを回避し、ビア孔を所望の径に形成する。 - 特許庁

To provide a method of manufacturing a semiconductor device capable of forming the CD value of a pattern in a groove (trench) and a recessed part (hole or via hole) at a resolution limit or below of a dual-damascene method with high precision.例文帳に追加

デュアルダマシン法による解像限界以下の溝（トレンチ）及び凹部（孔又はビア）のパターンをＣＤ値を高精度に形成することができる半導体装置の製造方法を提供する。 - 特許庁

The trench 108 of dual damascene wiring 106 of width dimension made on the surface of an insulating film is provided with a dummy wall 112 in close vicinity to a via hole 110 made at the bottom of that trench 108, and the substantial width dimension of the trench 108 is made roughly the same as the width dimension of the trench 107 of dual damascene wiring 105 smaller in widthwise dimension by that dummy wall 112.例文帳に追加

絶縁膜の表面に形成された幅寸法の大きなデュアルダマシン配線１０６のトレンチ１０８には、当該トレンチ１０８の底面に形成されるヴィアホール１１０に近接してダミー壁１１２が設けられ、当該ダミー壁１１２によりトレンチ１０８の実質的な幅寸法を、幅寸法の小さいデュアルダマシン配線１０５のトレンチ１０７の幅寸法とほぼ同程度にする。 - 特許庁

To provide an aqueous dispersant for chemical mechanical polishing which can form sufficiently flattened good damascene wiring and is used in the manufacture of a semiconductor device and a chemical mechanical polishing method using the dispersant.例文帳に追加

十分に平坦化された良好なダマシン配線を形成しうる半導体装置の製造に用いる化学機械研磨用水系分散体、及びそれを用いる化学機械研磨方法を提供する。 - 特許庁

The stack is pattern-formed (step 30) so as to form an opening part which is used in order to form the side-wall capacitor (step 35) when a via or a groove of the dual damascene structure is formed.例文帳に追加

スタックは、二重ダマシーン構造のバイアまたは溝が形成される際に側壁コンデンサを形成するために用いられる開口部が形成され（ステップ３５）得るようにパターン化される（ステップ３０）。 - 特許庁

To provide an etching treatment method for obtaining an accurate stepped shape without providing an etching stopper films in an interlayer insulating film when carrying out the etching treatment of the interlayer insulating film in a dual damascene process.例文帳に追加

デュアルダマシンプロセスにおける層間絶縁膜のエッチング処理に際して、層間絶縁膜内にエッチングストッパ膜を設けることなしに、正確な段差形状を得るためのエッチング処理方法を提供すること。 - 特許庁

To provide an interconnect structure of a single or dual/damascene type which substantially reduces the surface oxidation problem of plating a conductive material onto a noble metal seed layer, and a method of forming the same.例文帳に追加

貴金属シード層上への導体めっきの表面酸化問題を実質的に低減する、シングルまたはデュアル・ダマシン型の相互接続構造体およびそれを形成する方法を提供する。 - 特許庁

In a pre-via type dual damascene method, a via hole 10 and a wiring groove 13 are formed, and then an SiN film 8, the exposed part of an SiC film 5 and the exposed part of an SiC film 3 are removed by etching.例文帳に追加

先ビア方式のデュアルダマシン法において、ビアホール１０及び配線溝１３を形成した後、ＳｉＮ膜８、ＳｉＣ膜５の露出部及びＳｉＣ膜３の露出部をエッチングにより除去する。 - 特許庁

To provide a method for manufacturing a semiconductor device capable of forming a desired opening shape in forming an interconnection by a dual damascene method and providing a better contact between the interconnections.例文帳に追加

デュアルダマシン法により配線を形成する際に、所望の形状の開口部を形成することができ、また、配線間で良好なコンタクトを得ることができる半導体装置の製造方法を提供する。 - 特許庁

To enhance yield and reliability of a semiconductor device by improving embedment of Cu in a Cu interconnection without sacrifice of the diffusion prevention function of a barrier film in a Cu interconnection having a damascene structure.例文帳に追加

ダマシン構造を有するＣｕ配線において、バリア膜の拡散防止機能を低下させずにＣｕ配線内のＣｕの埋め込み性を改善し、半導体装置の歩留まりおよび信頼性を向上する。 - 特許庁

To provide a method for forming a tungsten wiring having low electric resistance by omitting a process of forming a barrier metal film and increasing a grain size of tungsten, in forming a metal wiring of a damascene structure.例文帳に追加

ダマシン構造の金属配線形成において、バリアメタル膜形成工程を省略し、タングステンのグレインサイズを大きくし、電気抵抗の低いタングステン配線を形成する方法を提供する。 - 特許庁

There is disclosed a procedure for coating the surface of a Cu Damascene wire with an element, having a thickness of 1 to 5 nm prior to deposition of an interlayer dielectric or dielectric diffusion barrier layer.例文帳に追加

開示されているのは、層間の誘電体又は誘電体拡散障壁層の堆積に先立って、１から５ｎｍの厚さの元素でＣｕダマシン配線の表面をコーティングする手順である。 - 特許庁

To provide the formation of a dual-damascene wire which neither leaves foreign matter in the wire due to insufficient etching of an interlayer insulating film in an etching process nor cause wiring defects.例文帳に追加

エッチング工程において層間絶縁膜のエッチング残りに起因して配線内に異物が残存することがなく、配線不良を生じることがないデュアルダマシン配線の形成方法を提供する。 - 特許庁

Since a resist pattern under the light-shielding film is not developed but remains at a wafer periphery, a copper wiring layer in the damascene process is prevented from being exposed without reducing the number of chips to be obtained by dummy shot.例文帳に追加

遮光膜下のレジストパターンは現像されずに、ウェハ周辺部に残ることから、ダミーショットによる取れ数を減少することなくダマシンプロセスにおける銅配線層の露出を防止することができる。 - 特許庁

To solve such a problem in a conventional method of manufacturing a multilayer substrate that vias and wiring patterns are formed on a surface side of a substrate in which a plurality of wiring patterns are multilayered by a damascene method.例文帳に追加

複数の配線パターンを多層に積層した積層基板の一面側に、ヴィア及び配線パターンをダマシン法によって形成する従来の多層配線基板の製造方法の課題を解消する。 - 特許庁

After Cu is deposited over the entire surface, Cu on the insulating layer 12 is removed by CMP operation, Cu is selectively filled into the via hole 13, and the wiring groove 14 forms a Cu damascene wiring.例文帳に追加

そして、Ｃｕを全面に堆積した後、ＣＭＰを行って絶縁層１２上のＣｕを除去して、ヴィアホール１３及び配線溝１４に選択的にＣｕを埋め込んで、Ｃｕダマシン配線を形成する。 - 特許庁

To planarize a Cu layer which is formed by electroplating and has asperities on its surface by slight over-etching in order to prevent remaining of the Cu layer in the asperities after removing excess Cu layer by a damascene method.例文帳に追加

ダマシン配線を電気めっきで形成すると、めっきで形成されたＣｕ層表面の凹凸が大きくＣＭＰでは平坦化できず、この凹凸部にＣｕ層が残留して短絡要因となる。 - 特許庁

To improve the yield of a semiconductor device when forming in it a wiring having a dual damascene structure, by so suppressing the expansion of the trench of the wiring as to make possible its high integration extent, and by making possible the formation of a highly reliable wiring.例文帳に追加

デュアルダマシン構造の配線を形成する際に、配線溝の拡大を抑制して高集積化を可能とするとともに、信頼性の高い配線形成を可能とし、歩留まりの向上を図る。 - 特許庁

The anti-reflective composition can be used very suitably in the immersion lithography process using particularly an ArF light source having 193 nm wavelength and the damascene process when a semiconductor device is manufactured.例文帳に追加

該反射防止膜用組成物は半導体素子の製造工程中、特に１９３ｎｍＡｒＦ光源を利用した液浸リソグラフィ工程及びダマシン工程に非常に適切に用いられ得る。 - 特許庁

To assure an opening diameter of a contact hole using a material which can be used with a current semiconductor device even a dislocation takes place at exposure of a contact hole and a wiring groove pattern, related to a dual damascene method.例文帳に追加

デュアルダマシン法において、現在の半導体装置で使用可能な材料を用いて、コンタクトホールと配線溝パターンの露光の際に目ズレが生じても、コンタクトホールの開口径を確保する。 - 特許庁

The invention relates to the manufacturing method of a semiconductor integrated circuit, in particular, the use method of alternate etch stop in dual damascene mutual connection improving the adhesion between the low dielectric constant organic substances.例文帳に追加

本発明は半導体集積回路の製造方法、特に低誘電率有機物質間の密着性を改良するデュアルダマシン相互接続における交互のエッチストップの使用方法に関する。 - 特許庁

A damascene feature is etched in the organic planarizing layer through a process for supplying CO_2 containing etching gas and generating plasma to etch the planarizing layer from the CO_2 containing etching gas.例文帳に追加

ＣＯ_2 含有エッチングガスを提供すること、および該ＣＯ_2 含有エッチングガスから、有機平坦化層をエッチングするプラズマを生成すること、を含むプロセスによって、有機平坦化層内に、特徴がエッチングされる。 - 特許庁

To provide a coating solution for formation of a low-permittivity insulating coating suitable in a semiconductor formation process including a controlled etching step such as a dual damascene process in a semiconductor device having high integration.例文帳に追加

高集積度の半導体装置において、デュアルダマシン法のようなコントロールエッチング工程を含む半導体形成プロセスにおいて好適な低誘電率絶縁膜形成用塗布液を提供すること。 - 特許庁

In the semiconductor device having the damascene gate or the replaced gate, a dummy gate 12a is additionally disposed at a position 14 except the gate formed position, whereby the uneven gate pattern density is reduced.例文帳に追加

ダマシン型ゲートあるいはリプレース型ゲートを有する半導体装置において、ゲート形成位置以外の位置１４に、ダミーゲート１２ａを追加して配置することにより、ゲートパターン密度の偏りを小さくする。 - 特許庁

To provide a method of manufacturing a semiconductor device which forms openings having uniform diameters in a via pattern for forming vias at high reproducibility in a trench preforming type dual damascene method.例文帳に追加

先溝タイプのデュアルダマシン法において、ヴィアホールを形成するためのヴィアホールパターンに再現性よく均一な孔径を有する開口部を形成する半導体装置の製造方法を提供する。 - 特許庁

To reduce the total plating film thickness required for surface step and burial immediately after depositing a copper film regarding a semiconductor device having copper wiring using a damascene process and a manufacturing method in the semiconductor device.例文帳に追加

ダマシンプロセスを用いた銅配線を有する半導体装置及びその製造方法に関し、銅膜堆積直後の表面段差及び埋め込みに必要とされる総めっき膜厚を低減する。 - 特許庁

To provide a dual damascene process that can reliably form aluminum interconnection exhibiting improved electro migration characteristics, as compared with aluminum interconnection that is formed by the conventional RIE technique.例文帳に追加

従来のＲＩＥ技法によって形成されたアルミニウム相互接続よりも改善されたエレクトロマイグレーション特性を示すアルミニウム相互接続を確実に形成することができるデュアル・ダマシン・プロセス。 - 特許庁

To provide a film forming system and a film forming method capable of preventing oxidation of conductive material to the utmost in forming a conductive layer in an insulating film using a damascene process.例文帳に追加

ダマシン工程を用いて絶縁膜中に導電層を製造する方法において、導電性材料の酸化を極力防止することができる成膜装置及び成膜方法を提供する。 - 特許庁

To solve the problem that in a dual damascene method, if an overlapping area between a trench for interconnection and a hole for a via is too small, embedding defects are caused when embedding the trench and the hole with copper.例文帳に追加

デュアルダマシン法において、配線用の溝とビア用の孔とがオーバーラップする領域の面積が小さ過ぎると、上記溝および孔に銅を埋め込む際に埋設不良が起こってしまう。 - 特許庁

A via and a trench in a dielectric layer 30 is filled with copper 50', having a top surface which is lower than that of the dielectric layer 30 so as to form a damascene structure, having a recessed copper portion 52 in its upper portion.例文帳に追加

誘電体層３０のビア部およびトレンチ部に、誘電体層３０の上表面よりも低い上表面を有する銅５０’を充填し、上部に銅凹部５２を有するダマシン構造を形成する。 - 特許庁

In other cases, dual damascene structures where a sacrificial etching segment is employed in the etching stop layer of a dielectric stack are provided.例文帳に追加

本発明の他の実施例は、誘電体スタック（８１０、８１６及び８４２）のエッチング停止層（８１８）中で犠牲的エッチングセグメント（８２８）を用いる二重ダマシーン構造体（８６０及び８６２）を提供する。 - 特許庁

To provide a polymer for cross-linking an anti-reflective film, which can be applied to an immersion lithography process and a damascene process and to provide an anti-reflective composition containing the polymer and a method for forming a photoresist pattern by using the polymer.例文帳に追加

液浸リソグラフィ工程およびダマシン工程への適用できる反射防止膜用架橋重合体、これを含む反射防止膜用組成物、及びこれを利用したフォトレジストパターンの形成方法を提供する。 - 特許庁