「DAMASCENE」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The formation of a capacitor, which is large and has an effective space, is made possible in a damascene capacitor formation process, regardless of whether the noble metal capacitor electrode is used or not.例文帳に追加

貴金属キャパシタ電極が使用されるかどうかには関係なく、ダマシン形成プロセスにより、大きくかつスペースが有効なキャパシタを可能にする。 - 特許庁

To provide a method for constructing a damascene structure in an insulator section having a barrier layer containing SiC or SiCN while keeping MWBC excellent.例文帳に追加

ＭＷＢＣを良好に保ちつつ、ＳｉＣ又はＳｉＣＮを含むバリア層を有する絶縁体部にダマシン構造を形成する方法を提供する。 - 特許庁

To stabilize aperture diameter of a connection hole, which is formed under a trench, and to stabilize the wiring resistance in the connection hole in a self alignment dural Damascene process.例文帳に追加

セルフアラインデュアルダマシンプロセスにおいて、トレンチ下に形成される接続孔の開口径を安定化させ、接続孔内の配線抵抗を安定化させる。 - 特許庁

To provide a semiconductor device, provided with a wiring element of a dual-damascene structure having no intermediate film in a low-k film, and to provide a method for manufacturing the semiconductor device.例文帳に追加

ｌｏｗ−ｋ膜中に中間膜を有さないデュアルダマシン構造の配線要素を備えた半導体デバイスとその製造方法を提供する。 - 特許庁

To provide a method of forming wiring by which a desired wiring structure can be formed by preventing the fluctuation of the heights of resist plugs at the time of forming the wiring structure by using the dual damascene method.例文帳に追加

デュアルダマシン法を用いて配線構造の形成を行う際に、レジストプラグの高さがばらつくのを防いで、所望の配線構造を形成する。 - 特許庁

To provide a semiconductor device, which is constituted so as to prevent disconnections due to generation of bubbles from being generated in metal wirings by a damascene method, and a manufacturing method of the device.例文帳に追加

気泡発生に起因してダマシーン法による金属配線に断線を生じることがないようにした半導体装置とその製造方法を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor which realizes the prevention of exposure of the side wall of copper wiring in a damascene process without reducing the number of chips to be obtained.例文帳に追加

チップの取れ数を減少させることなく、ダマシンプロセスにおける銅配線の側壁露出防止を可能とする半導体の製造方法を提供する。 - 特許庁

In manufacture for such a damascene wiring structure, the first SRO layer 4 acts as an etching stopper film, and the second SRO layer 6 acts a stopper film for CMP.例文帳に追加

このようなダマシン配線構造の製造において、第１のＳＲＯ層４がエッチングストッパ膜に、第２のＳＲＯ層６がＣＭＰのストッパ膜になる。 - 特許庁

To provide a technology capable of forming highly reliable wirings, in a technology for manufacturing a semiconductor device in which wirings are formed by means of a damascene process.例文帳に追加

ダマシン法を使用して配線を形成する半導体装置の製造技術において、信頼性の高い配線を形成する技術を提供する。 - 特許庁

To perform, with high reliability, narrow pad pitch wire bonding on a dual-damascene multilayer wiring device, in which an organic-based low- permittivity insulating film of low hardness and low elastic modulus, is applied.例文帳に追加

低硬度、低弾性率の有機系低誘電率絶縁膜を適用したデュアルダマシン多層配線デバイスの狭パッドピッチワイヤーボンディングを高信頼性で行う。 - 特許庁

The peak surface of the damascene contact part 9 is polished in conformity with the peak surface of the dielectric layer 5, and then a semiconductor layer 17 is provided thereupon.例文帳に追加

ダマスク象眼風接触部９の頂側面は誘電体層５の頂面に合わせて研磨され、その後それらの上に半導体層１７が設けられる。 - 特許庁

Such a structure can be formed by controlling current density in electroplating when the copper wiring 10 is formed by a Damascene method.例文帳に追加

このような構造は、Ｃｕ配線１０をダマシン法により形成する際の電解めっき時の電流密度を制御することによって形成することができる。 - 特許庁

To restrain generation of damage layer at the side wall of a trench or via-hole of the damascene wiring, and also to restrain generation of voids in the porous Low-k film.例文帳に追加

ダマシン配線のトレンチあるいはビアホールの側壁部でのダメージ層の生成および多孔質のＬｏｗ−ｋ膜中でのボイドの発生を抑制する。 - 特許庁

In this semiconductor device, Cu damascene wiring 6 and its pad section 6a are provided from the upper surface to the inside of an SiO_2 film 2 formed on an Si substrate 1.例文帳に追加

Ｓｉ基板１上に設けられたＳｉＯ_２膜２の上面から内部にかけて、Ｃｕダマシン配線６およびそのパッド部６ａが設けられている。 - 特許庁

The second plug and the wiring layer above the second ply are electrically connected with each other, and the wiring layer forms a part of dual-damascene structure.例文帳に追加

そして、第２のプラグと第２のプラグよりも上部に配された配線層とが電気的に接続されており、その配線層はデュアルダマシン構造の一部である。 - 特許庁

The epitaxial growth channel is formed, and then a damascene gate is formed, thus forming a silicon-on-insulator(SOI) MOSFET of a dual gate.例文帳に追加

エピタキシャル成長チャネルを形成し、その後にダマシン・ゲートを形成することによって二重ゲートのシリコン・オン・インシュレータ（ＳＯＩ）ＭＯＳＦＥＴを作成する。 - 特許庁

Lower layer interconnections 3, 4 having a broad intersection 4a and a narrow connection 3a in an lower layer insulation film 2 are formed by damascene method using CMP.例文帳に追加

下層絶縁膜２に幅広の交差部４ａと幅狭の接続部３ａを有する下層配線３、４をＣＭＰを用いたダマシン法により形成する。 - 特許庁

To provide a semiconductor device which has a wiring structure using a dual damascene process and which has a capacitor that can be easily modified in design and also in capacitance.例文帳に追加

デュアルダマシンプロセスを用いた配線構造を有する半導体装置において、容易な設計変更で容量変更が可能なキャパシタを形成する。 - 特許庁

To provide a semiconductor device in which a low dielectric constant film is used as an interlayer insulating film, and highly reliable multi-layer wiring formed by a single damascene method is arranged.例文帳に追加

低誘電率膜を層間絶縁膜として用い、シングルダマシン法により形成した、信頼性の高い多層配線を有する半導体装置を提供する。 - 特許庁

The contact structures are formed in the low dielectric constant material layer (low-k materials) using the dual damascene process, which provides the method of forming contact structures effectively.例文帳に追加

これよって、効果的なコンタクト構造形成方法を提供するデュアルダマシン工程を利用し、低誘電率物質層(low-k materials)内にコンタクト構造を形成する。 - 特許庁

To provide a method for preventing non-conforming devices from being manufactured due to pattern misalignment in manufacturing a semiconductor device to form a buried interconnection using a dual-damascene method.例文帳に追加

デュアル・ダマシン法による埋め込み配線を形成する半導体装置の製造時に生ずるパターン位置ずれによる不良品を発生しない方法の提供。 - 特許庁

When a trench 41 is etched subsequently in the CF film 4, a dual Damascene shape integrating the trench 41 and the via hole 31 can be obtained easily.例文帳に追加

続いてＣＦ膜４に溝４１をエッチングすることにより、溝４１とビアホ−ル３１とが一体となったデュアルダマシン形状を容易に製造することができる。 - 特許庁

A pattern of the gap filling mask is transferred onto the damascene layer to remove IMD at least partially and to form an air gap.例文帳に追加

ギャップ充填マスクのパターンは、一実施態様においては、ダマシン層に転写されて、ＩＭＤの少なくとも一部を除去するとともにエアギャップを形成する。 - 特許庁

To provide a semiconductor manufacturing method which can suppress a separation of an interlayer film or a residue of a Cu film outside of a wiring trench in a damascene wiring process.例文帳に追加

ダマシン配線プロセスにおける層間膜剥れや配線溝外のＣｕ膜残存を抑えることが可能な半導体製造方法を提供する。 - 特許庁

To prevent wiring failure from being formed by completely removing a resist in a connection hole by rendering the resist to photosensitization in forming a wiring trench for a dual damascene wiring.例文帳に追加

デュアルダマシン配線の配線溝形成時において、接続孔内のレジストを感光させてレジストを完全に除去することで配線形成不良を防止する。 - 特許庁

A process for forming the dual damascene structure and the capacitor includes forming of a stack having an insulating layer and a stopping layer (steps 10-25).例文帳に追加

二重ダマシーン構造およびコンデンサを形成するためのプロセスは、絶縁層および停止層を有するスタックを形成することを含む（ステップ１０〜２５）。 - 特許庁

To provide a semiconductor device which can ensure flatness even if a wiring is formed by using a damascene method, and to provide its manufacturing method.例文帳に追加

ダマシン法を用いて配線を形成する場合であれ、その平坦性を確保することのできる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a technique for improving the yield of a semiconductor integrated circuit device, having wiring structure that is formed by damascene method.例文帳に追加

ダマシン法を用いて形成された配線構造を有する半導体集積回路装置の歩留まりを向上することのできる技術を提供する。 - 特許庁

A high-resolution gray scale mask is obtained, and an inexpensive photomask with high accuracy and high resolution is manufactured and applied to formation of a practical dual damascene structure.例文帳に追加

高分解能グレーマスクを実現し、高精度、高分解能及び低コストのフォトマスクを作製し、それを実用的なデュアルダマシン構造の形成に適用する。 - 特許庁

To prevent Cu wiring on a via-bottom from being dissolved in cleaning after via working and wiring groove working when forming dual damascene metal wiring.例文帳に追加

デュアルダマシン法を用いた金属配線の形成において、ビア加工後及び配線溝加工後の洗浄におけるビア底のＣｕ配線の溶解を防止する。 - 特許庁

To improve the yield of wiring by preventing faulty connection, while increasing the EM resistance and SM resistance during the formation of a multilayer wiring structure by damascene process.例文帳に追加

ダマシン法で多層配線構造を形成する際に、ＥＭ耐性およびＳＭ耐性を高めつつ、接続不良を防いで配線の歩留まりを向上させる。 - 特許庁

To provide a manufacture of dual damascene wiring of a fine electronic element using an inorganic filler which does not contain hybrid type low dielectric constant substance and carbon.例文帳に追加

ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor device in which an organic film is made flat while defects are reduced and dual damascene wiring can be formed in high yield.例文帳に追加

欠陥を低減しつつ有機膜を平坦化して、高い歩留まりでデュアルダマシン配線を形成可能な半導体装置の製造方法を提供する。 - 特許庁

When the multilayer wiring layer of a hybrid construction is formed by a dual damascene process, via patterns are previously formed and then wiring groove patterns are directly aligned with the via patterns.例文帳に追加

デュアルダマシンプロセスでハイブリッド構造の多層配線層を形成する際に、ビアパターンを先作りした後、配線溝パターンをビアパターンに直接位置合わせする。 - 特許庁

Copper contamination on an inter-metal dielectric layer in via or dual damascene etching is prevented by forming a lid layer on the first copper metallization.例文帳に追加

最初の銅メタライゼーション上に蓋層を形成することによって、ビア又はデュアルダマシンエッチングにおけるインターメタル誘電体層の銅汚染が防止される。 - 特許庁

To improve the resolution of lithography in a dual damascene process by reducing a reflectance of an antireflection film formed on an interlayer insulating film.例文帳に追加

層間絶縁膜上に形成する反射防止膜の光反射率を低減することによって、デュアルダマシンプロセスにおけるリソグラフィの解像度を向上させる。 - 特許庁

The silicon carbide layer is used as a hard mask to make an integrated circuit structure, e.g. a damascene structure, etc., in one manufacturing process of an integrated circuit.例文帳に追加

１つの集積回路の製造処理では、集積回路構造、例えばダマシン構造等の製造の為に炭化ケイ素層をハードマスクとして使用する。 - 特許庁

To provide a method of manufacturing a magnetic head, capable of improving throughput in comparison with a conventional method when magnetic poles are formed in a damascene structure.例文帳に追加

めっきによりダマシン構造の磁極を形成する際に従来よりもスループットを向上することができる磁気ヘッドの製造方法を提供する。 - 特許庁

This process is useful for the etching of contact opening or beer opening of not more than 0.25 μm upon forming a structure such as a damascene structure or the like.例文帳に追加

このプロセスは、ダマシン構造等の構造を形成するときに０．２５μｍかそれ以下のコンタクト開口部又はビア開口部をエッチングするのに役立つ。 - 特許庁

To make the surface of an insulation film, forming a resist layer for forming a wiring trench, hydrophobic in a dual damascene method in order to improve adhesion tightness and avoid the separation of the resist layer.例文帳に追加

デュアルダマシン法において、配線溝形成用のレジストを形成する絶縁膜の表面を疎水化して、密着力を高めてレジスト剥離を防止する。 - 特許庁

A semiconductor device includes a layer insulating film which is formed on an entire structure, and in which a damascene pattern is formed, a metal layer formed in the damascene pattern, and a barrier metal layer formed between the metal layer and the layer insulating film and comprises WN or TiSiN.例文帳に追加

本発明の半導体素子は、全体構造上に形成され、ダマシンパターンが形成された層間絶縁膜、ダマシンパターンに形成された金属層、及び金属層と層間絶縁膜との間に形成され、ＷＮまたはＴｉＳｉＮからなる障壁金属層を含む構成としたことを特徴とする。 - 特許庁

A wiring groove is provided to the BCB films 6 and 8, and the ALCAPTM 7 of the interlayer insulating film of laminated structure, a connection hole is provided from the bottom of the wiring groove and penetrating through the ALCAPTM 5 and the BCB film 4 functioning as an etching stopper for the connection hole, and an upper dual damascene wiring 9 and upper damascene wiring 9a are formed.例文帳に追加

このような積層構造の層間絶縁膜に対して、配線溝がＢＣＢ膜６，８とＡＬＣＡＰ^TM７に形成され、この配線溝底からＡＬＣＡＰ^TM５と接続孔のエッチングストッパーであるＢＣＢ膜４を貫く接続孔が形成され、上層デュアルダマシン配線９、上層ダマシン配線９ａが形成される。 - 特許庁

A seal via hole 123 having no joint is located in the inter layer insulating film 107 where the via hole 113 and the wiring 114 compose the dual damascene wiring.例文帳に追加

デュアルダマシン配線を構成するビア１１３及び配線１１４が設けられている層間絶縁膜１０７には「つなぎ目」のないシールビア１２３が設けられている。 - 特許庁

After connection hole wirings 10 are buried in the contact holes, a modified SOG film 11 and an upper metal wiring layer 12 are formed using the damascene method.例文帳に追加

コンタクトホール９ａ，９ｂ内に接続孔配線１０を埋め込んだ後、ダマシン法を用いて、改質ＳＯＧ膜１１及び上層金属配線１２を形成する。 - 特許庁

In this manufacturing method, a defect 4, wherein resist is not developed on a resist pattern 3 forming a wiring embedding groove 5 is formed in an interlayer insulating film 2, in the wiring forming process using damascene method.例文帳に追加

ダマシン法を用いる配線形成工程において、層間絶縁膜２に配線埋込溝５を形成するレジストパターン３にレジストが現像されない欠陥４ができる。 - 特許庁