「DAMASCENE」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

This technique for manufacturing a MOSFET device which has a double gate/double channel structure uses a damascene process.例文帳に追加

２重ゲート／２重チャネル構造を有するＭＯＳＦＥＴデバイスを製造する本発明の技法はダマシン・プロセスを利用する。 - 特許庁

To provide an etching-depth measuring apparatus which can measure the depth of a wiring groove in a damascene processing with high accuracy.例文帳に追加

ダマシン加工における配線溝の深さを高精度に測定することができるエッチング深さ測定装置を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor element having a metal-insulator-metal (MIM) capacitor and damascene wiring structure.例文帳に追加

金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法を提供する。 - 特許庁

To provide a semiconductor device which has an interlayer film structure of low permittivity and where very accurate damascene wiring can be formed.例文帳に追加

高精度なダマシン配線形成が可能で低誘電率の層間膜構造を有する半導体装置を提供する。 - 特許庁

To improve alignment accuracy in a semiconductor device having a multi-layered wiring structure formed, using a damascene method.例文帳に追加

ダマシン法を用いて形成される多層配線構造を有する半導体装置において、アライメント精度を向上する。 - 特許庁

To manufacture an inexpensive photomask with high accuracy and high resolution, and to apply the mask for formation of a practical dual damascene structure.例文帳に追加

高精度、高分解能及び低コストのフォトマスクを作製し、それを実用的なデュアルダマシン構造の形成に適用する。 - 特許庁

To selectively remove oxidized portions from the surface of wiring formed on a semiconductor device having the damascene interconnect structure.例文帳に追加

ダマシン配線構造を有する半導体装置に形成される配線表面の酸化物部を選択的に除去する。 - 特許庁

The nano-porous silicon oxide based film may also be used as an intermetal dielectric layer for manufacturing dual damascene structure.例文帳に追加

ナノ多孔質酸化シリコン系膜は、デュアルダマシン構造を製造するための金属間誘電層として用いられてもよい。 - 特許庁

The conductive pad can be formed on the substrate either using a damascene process or using an electroplating process.例文帳に追加

導電性パッドはダマシン工程を用いて基板上に形成させるか電気メッキ工程を用いて形成することができる。 - 特許庁

In the electroless plating method, the metal powder having the average particle size of ≥1 nm and ≤100 μm can be used, and this electroless plating method is applicable to a damascene process or a dual damascene process which is a method for forming a fine metal wiring within a semiconductor element.例文帳に追加

本発明の無電解めっき方法では、金属粉末として平均粒径は１ｎｍ以上１００μｍ以下のものを使用でき、半導体素子内の微細金属配線形成方法であるダマシン法ないしデュアルダマシン法にも適用可能である。 - 特許庁

Specifically, a dual damascene structure corresponding to a design pattern figure can be formed by means of one exposure, development and etching step using a high resolution gray scale mask, which reduces a production process of a dual damascene structure and enhances the pattern accuracy.例文帳に追加

具体的には、高分解能グレーマスクを用いて、１回の露光、現像及びエッチング工程により、設計パターン形状に対応したデュアルダマシン構造を形成可能とし、デュアルダマシン構造の作製工程の短縮化及びパターン精度を向上させる。 - 特許庁

The semiconductor device comprises a semiconductor substrate having various elements for making the device, an interlayer insulation film on the substrate, a dual damascene pattern made on the interlayer insulation film, and SiC_xH_y film spacers formed on the sidewalls of the dual damascene pattern.例文帳に追加

半導体素子を形成するためのいろいろの要素が設けられた半導体基板と、基板上の層間絶縁膜と、層間絶縁膜に形成されたデュアルダマシンパターンと、デュアルダマシンパターンの側壁に形成されたＳｉＣｘＨｙ膜スペーサーとを含む。 - 特許庁

There is a section which is embedded by damascene technique so that copper wirings 121 and 122 may pierce the substrates at least from the main surface side to the rear side together with the embedded copper wiring 12 embedded by damascene technique concerned with the element region 11.例文帳に追加

素子領域１１に関係するダマシン技術による埋め込み銅配線１２と共に、少なくともその主表面側から裏面側に亘って銅配線１２１，１２２が貫通するようにダマシン技術で埋め込まれている部分がある。 - 特許庁

In the electroless plating method, metallic powder having the average particle diameter larger than 100 μm can be used, and the electroless plating method is applicable to a damascene process or a dual damascene process which is a method for forming fine metal wiring within a semiconductor element.例文帳に追加

本発明の無電解めっき方法では、金属粉末として平均粒径は１００μｍより大きいものを使用でき、半導体素子内の微細金属配線形成方法であるダマシン法ないしデュアルダマシン法にも適用可能である。 - 特許庁

Then a wiring material film, having a thickness in which the damascene region can be embedded in the film, is formed on the stopper film 40, and a damascene wiring 80 having flat surface and a fixed thickness is formed in the damascene region, by removing the wiring material film formed on the stopper film 40 through chemical-mechanical polishing.例文帳に追加

ポリシングストッパ膜４０の上方にダマシン領域を埋め込むことができる膜厚を有する配線物質膜７０を形成し、配線物質膜を化学機械的ポリシングによりポリシングしてポリシングストッパ膜４０の上方に形成された配線物質膜７０を除去し、ダマシン領域内に平坦な表面及び一定の膜厚を有するダマシン配線８０を形成する。 - 特許庁

To suppress a formation of void inside a semiconductor device to be obtained and enhance its reliability even in the case where a misregistration occurs between a resist pattern for forming a damascene wiring layer and a wiring layer when, especially, the damascene wiring layer formed by using a damascene method is electrically connected to other wiring layers to form the semiconductor device having the wiring layer of a multilayer structure.例文帳に追加

特にダマシン法を用いて形成するダマシン配線層を他の配線層と電気的に接続して多層構造の配線層を有する半導体装置を形成するに際し、ダマシン配線層を形成するためのレジストパターンと前記配線層との位置ずれが生じた場合においても、得られる半導体装置内でのボイドの形成を抑制し、その信頼性を向上させる。 - 特許庁

Since the ground layer 5 is line-shaped, even when damascene method is used in the formation of the ground layer 5, dishing is suppressed.例文帳に追加

下地層５がライン状であるため、下地層５の形成の際にダマシン法を用いた場合でも、ディッシングの発生は抑えられる。 - 特許庁

The damascene gate cap 11 is of one body with no joint while its upper surface 21 and side surface 22 orthogonally and substantially cross each other.例文帳に追加

ダマシンゲートキャップ１１は、継ぎ目の無い一体物であり、その上面２１と側面２２は、実質的に垂直に交わっている。 - 特許庁

To provide a dual damascene process by which resistance of wiring can be lowered, capacitance of wiring can be reduced and process cost can be reduced.例文帳に追加

配線の低抵抗値化と配線容量の低減化およびプロセスコストの低減を可能とするデュアルダマシンプロセスを提供する。 - 特許庁

To provide a semiconductor device which has a high performance MOS transistor formed by using a damascene gate process, and a manufacturing method thereof.例文帳に追加

ダマシンゲートプロセスを用いて特性の高いＭＯＳトランジスタを形成半導体装置及びその製造方法を提供する。 - 特許庁

Preferably, the write coil is formed using a damascene process so that each coil layer is wider than each coil separating layer.例文帳に追加

好ましくは、前記記録コイルは、各コイル層が各コイル分離層より幅広になるように、食刻工程を用いて形成される。 - 特許庁

A bottom plate of the capacitor is electrically connected to an upper first conductive via that is formed according to the dual damascene process.例文帳に追加

コンデンサのボタムプレートはジュアルダマスカス過程に従って形成される上側の第一の導電バイアに電気的に接続される。 - 特許庁

To prevent a resist which serves as a resist pattern for forming a wiring groove in a dual damascene process of forming vias previously from deteriorating in its resolution.例文帳に追加

ヴィア先作りのデュアルダマシンプロセスにおける配線溝形成用のレジストパターンとなるレジストの解像低下を防止すること。 - 特許庁

To reduce a capacity between wirings formed by an inter-layer insulation film for the implementation of a highly accurately processed dual Damascene wiring structure.例文帳に追加

層間絶縁膜により形成される配線間容量を減少させ、高加工精度のデュアルダマシン配線構造を実現する。 - 特許庁

To form a dummy plug filling a via hole with high precision, when dual-damascene interconnect lines are formed using Via first method.例文帳に追加

ビアファースト方法を用いたデュアルダマシン配線の形成において、ビアホール内を充填するダミープラグを高精度に形成する。 - 特許庁

To prevent a void from forming in a connection plug when forming embedded wiring of copper and the connection plug, using a dual-damascene method.例文帳に追加

デュアルダマシン法を用いて銅の埋め込み配線および接続プラグを形成するとき、接続プラグ中のボイド発生を防止する。 - 特許庁

To improve an ashing speed in a damascene working procedure without oxidizing a copper wire in the ashing of resist.例文帳に追加

ダマシン加工工程において、レジストのアッシング時に銅配線を酸化させること無く、アッシング速度を向上することを目的とする。 - 特許庁

To suppress damage which an ashing process gives to a low dielectric constant film when forming a dual damascene structure on the low dielectric constant film.例文帳に追加

低誘電率膜にデュアルダマシン構造を形成する際に、アッシング工程が低誘電率膜に与えるダメージを抑制する。 - 特許庁

For damascene applications, the bias power density is less than 3.2 W/cm2, preferably 1.6 W/cm2, and the flow rate ratio is between 1.2 and 3.0.例文帳に追加

ダマシン応用については、バイアス電力密度は、3.2Ｗ/cm^2未満、好ましくは1.6Ｗ/cm^2であり、流量比率は1.2〜3.0である。 - 特許庁

To provide a method of manufacturing a semiconductor device capable of effectively applying a stress on a channel with a damascene gate process employed therein.例文帳に追加

ダマシンゲートプロセスを採用し、かつ、チャネルに有効にストレスをかけることができる半導体装置の製造方法を提供する。 - 特許庁

To enable miniaturization in a semiconductor in which a gate electrode is manufactured using the damascene gate technology etc.例文帳に追加

ダマシンゲート技術等を用いてゲート電極が作製される半導体装置において、半導体装置の微細化等を可能にする。 - 特許庁

To provide a method for manufacturing a semiconductor device with a dual damascene structure where etching amount of a low dielectric constant film is controlled.例文帳に追加

低誘電率膜のエッチング量を制御したデュアルダマシン構造を有する半導体装置の製造方法を提供する。 - 特許庁

SEMICONDUCTOR DEVICE HAVING DAMASCENE STRUCTURE PROVIDED WITH AIR-GAP AND METHOD FOR MANUFACTURING THE SAME例文帳に追加

エアギャップを伴うダマシーン構造を有する半導体デバイスの製造方法およびエアギャップを伴うダマシーン構造を有する半導体デバイス - 特許庁

In manufacturing the semiconductor device with the damascene interconnect structure, the surface of wiring is subjected to reverse sputtering with Xe plasma.例文帳に追加

ダマシン配線構造を有する半導体装置を製造するに際し、配線表面を、Ｘｅのプラズマで逆スパッタリングする。 - 特許庁

To improve stress migration resistance of a contact, in a semiconductor device having a multilayer wiring structure of a dual damascene structure.例文帳に追加

デュアルダマシン構造の多層配線構造を有する半導体装置において、コンタクトのストレスマイグレーション耐性を向上させる。 - 特許庁

To form a semiconductor device or a micromachine in a shorter time than heretofore, by using a damascene method using CMP for planarization.例文帳に追加

平坦化をＣＭＰで行うダマシン法を用いて、従来より短時間に半導体装置やマイクロマシンを形成できるようにする。 - 特許庁

The electromigration life time of the dual damascene aluminum line depends greatly on the conditions of materials and material-filling processes.例文帳に追加

このデュアル・ダマシン・アルミニウム線のエレクトロマイグレーション寿命は、材料および材料充填プロセスの条件に大きく依存する。 - 特許庁

Moreover, an electrical interlevel interconnection can be formed simultaneously to the drain of the transistor 12 using the damascene capacitor formation process.例文帳に追加

更に、ダマシンキャパシタ形成プロセスを用いて、電気的インターレベル相互接続をトランジスタのドレインに対して、同時に形成し得る。 - 特許庁

A spiral inductor 40 is formed on the uppermost wiring layer 18 of a multilayer wiring layer formed by a damascene method.例文帳に追加

ダマシン法により形成された多層配線層の最上層配線層１８上に、スパイラルインダクタ４０が形成されている。 - 特許庁

To form a multi-level wiring layer of dual damascene structure effectively using a low permittivity film in a via contact layer or a wiring layer.例文帳に追加

ビアコンタクト層や配線層に低誘電率膜を用いて有効にデュアルダマシン構造による多層配線層を形成する。 - 特許庁

In the electroless plating method, the metal powder may have an average particle diameter of not less than 1 nm and not more than 100 μm, and the electroless plating method may also be applied to a damascene process or a dual damascene process which is a method for forming a fine metal wiring within a semiconductor element.例文帳に追加

本発明の無電解めっき方法では、金属粉末として平均粒径は１ｎｍ以上１００μｍ以下のものを使用でき、半導体素子内の微細金属配線形成方法であるダマシン法ないしデュアルダマシン法にも適用可能である。 - 特許庁

To provide a manufacturing method of a semiconductor device having high performance, high yield and highly reliable multilayer wiring by obtaining a good dual damascene processing shape even in a fine semiconductor device of a high degree of integration with multilayer wiring of a dual damascene structure.例文帳に追加

デュアルダマシン構造の多層配線を有した高集積で微細な半導体装置においても、良好なデュアルダマシン加工形状を得ることにより、高性能且つ高歩留まり、高信頼性の多層配線を有した半導体装置の製造方法を提供すること。 - 特許庁

To prevent an electromigration of copper in an interface between a plug and a lower layer wiring that are manufactured in a wiring forming process by using a damascene method.例文帳に追加

ダマシン法を用いた配線形成プロセスにより製造されたプラグと下層配線との界面における銅のエレクトロマイグレーションを防ぐ。 - 特許庁

To form a trench opening pattern with high precision by suppressing resist poisoning, when a dual-damascene interconnect lines are formed using Via first method.例文帳に追加

ビアファースト方法を用いるデュアルダマシン配線の形成において、レジストポイズニングを抑制しトレンチ開口パターンを高精度に形成する。 - 特許庁

To provide a semiconductor device that can form a dual-damascene structure without fluctuations in the wire width of trench wiring, and also to provide a method for manufacturing the same.例文帳に追加

トレンチ配線の配線幅のバラツキなく、デュアルダマシン構造を形成できる半導体装置及びその製造方法を提供する。 - 特許庁