「DAMASCENE」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a method for forming a barrier layer of an integrated circuit structure including a conductive damascene structure composed of copper or copper alloy.例文帳に追加

銅または銅合金からなる導電性のダマシン構造を含んだ集積回路構造のバリア層の形成方法を提供する。 - 特許庁

To control a work function of a gate electrode without causing the deterioration in characteristics of a gate insulation film, in a damascene type MIS transistor.例文帳に追加

ダマシンゲート型ＭＩＳトランジスタにおいて、ゲート絶縁膜の特性劣化を招くことなく、ゲート電極の仕事関数を調整すること。 - 特許庁

To improve a reliability of wiring by reducing deterioration of damascene wiring when manufacturing a semiconductor device while suppressing an increase in manufacturing costs.例文帳に追加

製造コストの増加を抑えつつ、半導体装置製造時のダマシン配線の損傷を低減し、配線の信頼性を向上する。 - 特許庁

To provide a highly reliable semiconductor device of low dielectric constant and low Cu diffusibility suitable for a damascene method and a production method therefor.例文帳に追加

低誘電率かつ低Ｃｕ拡散性の、ダマシン法に適した、信頼性の高い半導体装置及びその製造方法を提供する。 - 特許庁

Thus, it is possible to effectively prevent the damage or oxidation of lower wirings, and to significantly improve the reliability of dual damascene wiring.例文帳に追加

これにより、下部配線の損傷及び酸化などを効果的に防止でき、デュアルダマシン配線の信頼性が顕著に向上される。 - 特許庁

To provide a method for simultaneously manufacturing metal-an insulator-a metal (MIM) capacitor and a metal register by a Cu Damascene subsequent process method.例文帳に追加

金属−絶縁体−金属（ＭＩＭ）コンデンサ及び金属レジスタをＣｕダマシン後工程法にて同時に製造する方法を提供する。 - 特許庁

Metal wirings 51, 52, 53 are so formed by a dual damascene method as to bury them in the respective wiring interlayer films 41, 42, 43.例文帳に追加

金属配線５１、５２および５３をデュアルダマシン法によりそれぞれの配線層間膜４１、４２および４３に埋め込んで形成する。 - 特許庁

To provide a method for forming a dual damascene with a dielectric layer formed on a substrate equipped with a first conductive line and an air gap.例文帳に追加

第一の導電線を備えた基板上に誘電層が形成された、エアーギャップを備えたデュアルダマシンの形成方法を提供する。 - 特許庁

To improve a yield of manufacturing a wiring formed by a damascene process without causing reduction of a throughput.例文帳に追加

スループットを低下させることなく、ダマシンプロセスによって形成される配線の製造歩留まりを向上することができる技術を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor device which suppresses the variation of a pattern dimension and forms dual damascene wiring at a high yield.例文帳に追加

パターン寸法のバラツキを抑制して、高い歩留まりでデュアルダマシン配線を形成可能な半導体装置の製造方法を提供する。 - 特許庁

To provide a CMP slurry capable of forming damascene wiring having high flatness and reduced defect density and a surface impurity concentration.例文帳に追加

平坦性が高く、欠陥密度や表面不純物濃度が低減されたダマシン配線を形成可能なＣＭＰ用スラリーを提供する。 - 特許庁

To fabricate a semiconductor device employing a fluorine added carbon film as an interlayer insulating film using a simple dual Damascene method.例文帳に追加

例えば層間絶縁膜としてフッ素添加カ−ボン膜を用いた半導体装置を簡易な手法のデュアルダマシン法で製造すること。 - 特許庁

To avoid leaving foreign objects in a dual damascene groove (connection hole) so as to improve a semiconductor device in wiring connection reliability and performance.例文帳に追加

デュアルダマシン溝（接続孔）内への異物の残留を回避し、配線接続の信頼性および半導体装置性能の向上を図る。 - 特許庁

To provide a method for depositing a seed layer for a damascene copper wire with a thin and uniform plating film by the electroless plating.例文帳に追加

無電解めっきにより、めっき膜が薄く、均一なダマシン銅配線用シード層を形成する方法を提供することを目的とする。 - 特許庁

MANUFACTURE OF DUAL DAMASCENE WIRING OF FINE ELECTRONIC ELEMENT USING INORGANIC FILLER WHICH DOES NOT CONTAIN HYBRID TYPE LOW DIELECTRIC CONSTANT SUBSTANCE AND CARBON例文帳に追加

ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法 - 特許庁

To provide a polishing composition with high tantalum to copper selectivity in copper CMP of damascene wiring and with less dishing and erosion.例文帳に追加

ダマシン配線の銅ＣＭＰにおいて、銅に対するタンタルの選択性が高く、かつディシングとエロージョンが少ない研磨組成物を提供する。 - 特許庁

A damascene metallization method comprises a step for making a trench in a desired interconnect pattern in a porous insulation layer formed on a semiconductor substrate.例文帳に追加

半導体基板上の多孔性絶縁層中の所望の配線パターンにトレンチを形成する工程等を含むダマシン金属化方法。 - 特許庁

The upper electrode 24b is formed simultaneously with a second Cu wiring layer 24a using a second Cu film 24 of a dual damascene wiring.例文帳に追加

上部電極２４ｂはデュアルダマシン配線である第２のＣｕ膜２４を用いて第２のＣｕ配線層２４ａと同時に形成する。 - 特許庁

A photomask 60 can be commonly used for patterning both of a trench and a contact hole disposed inside the trench in a dual damascene wiring structure.例文帳に追加

フォトマスク６０を、デュアルダマシン配線構造のトレンチ及びその内側に配置されるコンタクトホールそれぞれのパターニングに共用可能とする。 - 特許庁

To provide a method for manufacturing a semiconductor device capable of suppressing increase in the contact resistance in a copper wiring connection by the dual damascene method.例文帳に追加

デュアルダマシン法による銅配線接続において、コンタクト抵抗の上昇を抑制する半導体装置の製造方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device by which the reliability of a process as well as the product yield can be improved when forming a wiring and/or a plug using a copper thin film or a silver thin film, in a single damascene process, a dual damascene process, or an embedding plug process.例文帳に追加

シングルダマシン・プロセス、デュアルダマシン・プロセス、あるいは埋込みプラグ・プロセスにおいて、銅薄膜又は銀薄膜を用いた配線及び／又はプラグを形成する場合のプロセス信頼性、及び製品歩留まりを改善することが可能な半導体装置の製造方法を提供する。 - 特許庁

Then a barrier metal film 32 which is an upper wiring layer and a Cu film 33 (Cu dual damascene wiring) are formed so as to fill up the void 26, and the increase of the contact resistance between the plug of the Cu dual damascene wiring and the Cu wiring 31 is suppressed by increasing the contact area between the plug and wiring 31.例文帳に追加

この空隙２６を埋め込むように上層配線層であるバリアメタル膜３２およびＣｕ膜３３（Ｃｕデュアルダマシン配線）を形成し、このＣｕデュアルダマシン配線のプラグとＣｕ配線３１とのコンタクト面積を大きくし、コンタクト抵抗の増加を抑制する。 - 特許庁

To provide a technique to improve reliability of Cu wiring in a damascene process which employs a low dielectric constant material for an insulating layer.例文帳に追加

絶縁層に低誘電率材料を採用したダマシンプロセスにおけるＣｕ配線の信頼度を向上することのできる技術を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device wherein the gate breakdown of a damascene gate transistor is controlled and the reliability of the device can be ensured.例文帳に追加

ダマシンゲートトランジスタのゲート絶縁破壊を抑制し、デバイスの信頼性を確保することのできる半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device which can prevent poor connection of contact connected to the end of the damascene wire, and also to provide a method of manufacturing the same semiconductor device.例文帳に追加

ダマシン配線の端部に接続されるコンタクトの接続不良を防止しうる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a method of manufacturing semiconductor by which peeling of an interlayer film and a variation of processing characteristic in a damascene wiring process can be suppressed.例文帳に追加

ダマシン配線プロセスにおける層間膜剥れ及び加工特性の変動を抑えることが可能な半導体製造方法を提供する。 - 特許庁

In the manufacturing method of a semiconductor device, at least a layer including a bonding pad 80 is formed by the damascene method while following processes (a)-(c) are included.例文帳に追加

半導体装置の製造方法は、少なくともボンディングパッド部８０を含む層がダマシン法によって形成され、以下の工程（ａ）〜（ｃ）を含む。 - 特許庁

The sacrificial etching segment is positioned between adjacent dual damascene interconnection lines which are formed on the etching stop layer.例文帳に追加

犠牲的エッチングセグメントは、エッチング停止層（８１８）上に形成される隣接する二重ダマシーン連結ライン（８６４及び８６６）間に配置される。 - 特許庁

To provide a method of forming wiring for a semiconductor device with which damascene wiring having uniform thickness is formed by using a chemical mechanical-polishing method.例文帳に追加

化学機械的ポリシング方法を用い均一な厚みのダマシン配線を形成する半導体装置の配線形成方法を提供する。 - 特許庁

To provide a method where a thin film resistor is incorporated into an integrated circuit containing a copper interconnect formed by using a dual damascene structure.例文帳に追加

二重ダマシン構造を使用して形成された銅インターコネクトを含む集積回路内に薄膜レジスターを組み入れる方法を提供する。 - 特許庁

To provide a method for forming a first dielectric layer over a gate electrode of a transistor and forming a damascene structure coupled with a metal layer.例文帳に追加

トランジスタのゲート電極上に第１の誘電体層を形成し、かつ金属層と接合したダマシン構造を形成する方法を提供する。 - 特許庁

To provide a semiconductor device having a fuse element of a damascene structure which can be subjected to stable trimming, and to provide a method for manufacturing the semiconductor device.例文帳に追加

安定してトリミングを行うことができるダマシン構造のヒューズ素子を有する半導体装置及びその製造方法を提供する。 - 特許庁

To provide a highly reliable semiconductor device provided with the etching stopper film of low dielectric constant suitable for a damascene method and a production method therefor.例文帳に追加

低誘電率の、ダマシン法に適したエッチングストッパ膜を備えた、信頼性の高い半導体装置及びその製造方法を提供する。 - 特許庁

To provide a technique to raise the reliability of a semiconductor integrated circuit device having wirings formed by a damascene process.例文帳に追加

ダマシンプロセスによって形成される配線を有する半導体集積回路装置の信頼度を向上することができる技術を提供する。 - 特許庁

To provide a polishing pad capable of reducing dishing and a polishing method using the same in the polishing of the semiconductor wafer of a metal damascene structure.例文帳に追加

金属ダマシン構造の半導体ウエハの研磨において、ディッシングを低減可能な研磨パッドとそれを用いた研磨方法を提供する。 - 特許庁

To achieve manufacturing processes of a dual damascene semiconductor device at a low price wherein the variations of the resistances of its wiring layers are suppressed, and further, the wiring layers of its lower layers are not damaged.例文帳に追加

配線層の抵抗バラツキを抑制し、さらに下層配線層を損傷させることのない製造プロセスを安価に達成すること。 - 特許庁

To form a trench opening pattern with high precision by suppressing resist poisoning phenomenon, when dual-damascene interconnect lines are formed using Via first method.例文帳に追加

ビアファースト方法を用いるデュアルダマシン配線の形成において、レジストポイズニング現象を抑制しトレンチ開口パターンを高精度に形成する。 - 特許庁

To form a dual gate having good element characteristics by adding and carrying out a damascene process in the manufacturing process of a single metal gate.例文帳に追加

単一の金属ゲートの製造工程にダマシーン工程を追加、行うことによって、優れた素子特性を備えたデュアル金属ゲートを形成する。 - 特許庁

As a result, the process for manufacturing the side-wall capacitor can be integrated with the dual damascene process without adding a further mask or etching process.例文帳に追加

このように、側壁コンデンサを製造するためのプロセスは、さらなるマスクまたはエッチング工程を加えずに、二重ダマシーンプロセスと統合され得る。 - 特許庁

To provide a manufacturing method of a semiconductor device which can simplify a photolithography process and an etching process in a dual damascene method.例文帳に追加

デュアルダマシン法において、フォトリソグラフィー工程、エッチング工程を簡略化することができる半導体装置の製造方法を提供すること。 - 特許庁

To provide a manufacturing method for a semiconductor device by which a residue generated when a wiring groove is formed in a dual damascene method can be reduced.例文帳に追加

デュアルダマシン法において配線溝を形成する際に生じる残渣を低減することができる半導体装置の製造方法を提供する。 - 特許庁

To eliminate or minimize oxide pillars which occur, when performing the trench etching in a dual damascene mutual connection process.例文帳に追加

デュアルダマシン相互接続プロセスにおいて、トレンチエッチングを行うときに発生する酸化物ピラーをなくすか又は最小限にするプロセスを提供する。 - 特許庁

To provide a semiconductor element forming a capacitor and metal wiring on the same level layer by utilizing a damascene process and its manufacturing method.例文帳に追加

ダマシン工程を利用してキャパシタ及び金属配線を同一層レベルに形成する半導体素子及びその製造方法を提供する。 - 特許庁

In a dielectric layer 5 formed on a conductive layer 3, a double damascene cavity is formed which includes a via cavity 7 and a contact cavity 8.例文帳に追加

導電層３上に形成される誘電体層５には、バイア空洞７、接触空洞８を含む二重象眼空洞が形成される。 - 特許庁

To actualize a dual-damascene circuit which is excellently reduced in effective dielectric constant and has excellent electric characteristics of an upper wire and a connection wire.例文帳に追加

実効誘電率が良好に低減されており、上部配線や接続配線の電気特性も良好なデュアルダマシン回路を実現する。 - 特許庁