「DAMASCENE」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

This allows the light transmittance of the image element having a wiring pattern manufactured in Copper Damascene Process to be improved and the system to prevent the dispersion and irregular reflection of the light incident on the light receiving element, thereby enables the improvement of the light transmittance and the simplification of the manufacturing process.例文帳に追加

これにより、銅ダマシン工程で製造された配線パターンを有するイメージ素子の光透過率を向上でき、受光素子に入射される光の散乱と乱反射とを防止して、光感度を向上でき、製造過程を単純化できる。 - 特許庁

To prevent interfacial delamination between an etching stopper layer and an SiOF film which are used when a wiring trench for buried wiring is formed, in a semiconductor integrated circuit device where the buried wiring is formed in an interlayer dielectric containing the SiOF film by a damascene process.例文帳に追加

ＳｉＯＦ膜を含む層間絶縁膜にダマシン法で埋め込み配線を形成する半導体集積回路装置において、埋め込み配線用の配線溝を形成する際に用いるエッチングストッパ層とＳｉＯＦ膜との界面剥離を防止する。 - 特許庁

To provide a semiconductor device for effectively utilizing a lower layer region of an electrode pad, while suppressing increase in the number of steps resulting in rise of manufacturing cost for formation of a lower layer wiring of the electrode pad over a laminated substrate with the damascene method.例文帳に追加

積層基板上の電極パッドの下層配線をダマシン工法で形成する場合に、製造の際にコストアップにつながる工程数の増加を抑えつつ、電極パッドの下層領域を有効活用することができる半導体装置を提供する。 - 特許庁

To provide a composition for resist lower-layer film formation that forms a resist lower-layer film which is suitably buried in a via or trench, easily formed based upon a desired pattern, and superior in etching resistance, and a method of forming a dual-damascene structure using the same.例文帳に追加

ビアもしくはトレンチへの埋め込みに好適であり、所望のパターンに基づいた形成が容易であり、エッチング耐性に優れるレジスト下層膜を与えるレジスト下層膜形成用組成物及びこの組成物を用いたデュアルダマシン構造の形成方法を提供する。 - 特許庁

To prevent excessive polishing (dishing) of a large-area pattern from occurring at polishing of a metal film, when in a process for manufacturing a semiconductor device, the metal film formed on an insulating film comprising a groove is polished by CMP method to form a damascene wiring.例文帳に追加

半導体装置の製造工程において、溝を設けた絶縁膜上に成膜した金属膜をＣＭＰ法により研磨してダマシン配線を形成するに当たり、上記金属膜の研磨時に発生する大面積パターンの過剰研磨（ディッシング）を防止する。 - 特許庁

In this invention, a trench T is formed by using photoresist patterns PR1 and PR2 having a via hole V while forming wiring in a dual damascene process, thereby allowing metal wiring 82 to be easily formed without forming another photoresist pattern for forming the trench T.例文帳に追加

本発明ではデュアルダマシンで配線を形成しながらビアホールVを形成した感光膜パターンPR1,PR2を利用してトレンチTを形成することによって、トレンチTを形成するための感光膜パターンを別途に形成せずに金属配線82を容易に形成することができる。 - 特許庁

More specifically, the dual damascene process depends on a PVD-Ti/CVD-TiN barrier layer and forms an aluminum line showing great reduction in a saturation resistance level, the inhibition of the electro migration, or both of them especially in a line longer than 100 micrometers.例文帳に追加

具体的には、本デュアル・ダマシン・プロセスはＰＶＤ−Ｔｉ／ＣＶＤ−ＴｉＮ障壁層に依存して、特に１００マイクロメートルより長い線において飽和抵抗レベルの大幅な低下またはエレクトロマイグレーションの抑止あるいはその両方を示すアルミニウム線を形成する。 - 特許庁

To accurately form the shape of an aperture which is formed in an organic insulating film, and also to form a metal film formed on the sidewall of the aperture thinner than a conventional metal film, in a method of manufacturing a semiconductor device which has a process of forming a wiring or a pier by a damascene method.例文帳に追加

ダマシン法により配線又はビアを形成する工程を有する半導体装置の製法に関し、有機絶縁膜に形成される開口形状を精度良く形成するとともに開口の側壁に形成されるメタルを従来よりも薄くすること。 - 特許庁

The residue can be generated by further machining in this case, but an SiC film 2 is formed generally between the film 3 and a Cu wiring 1 positioned at the lower section of the film 3 by the dual damascene method, and the residue is removed when the film 2 is machined.例文帳に追加

このとき、更なる加工によって残渣が生じ得るが、一般に、デュアルダマシン法では、層間絶縁膜３とその下方に位置するＣｕ配線１との間にＳｉＣ膜２が形成されており、このＳｉＣ膜２を加工する際に残渣が除去される。 - 特許庁

To provide a method for forming dual damascene metal wiring of a semiconductor where occurrence of a defect can be decreased or prevented by removing a filled sacrifice film after forming an etched buffer layer on a sidewall of a trench and a device manufactured by the method.例文帳に追加

トレンチの側壁に食刻バッファー層を形成した後、犠牲充填膜を除去することによって、欠陥発生を減少、または防止することができる半導体装置のデュアルダマシーン金属配線形成方法、及びそれにより製造された装置を提供する。 - 特許庁

A method of forming a via using the dual damascene process can include removing an object material layer from a recess portion in a low dielectric constant material layer using an ashing process while maintaining a protective spacer on an entire side wall of the recess portion to cover the low dielectric constant material layer in the recess portion.例文帳に追加

デュアルダマシン工程を利用したビア形成方法は、リセス部内に低誘電率物質層を覆うようにリセス部の全体側壁上に保護スペーサを保持しつつ、アッシング工程を利用し、低誘電率物質層内のリセス部から対象物質層を除去する。 - 特許庁

According to the method, the tungsten connection contact 55 is formed, the contact 55 penetrating lower insulating layers 410, 430, 450 on a semiconductor board, and upper insulating layers 610, 630 covering the connection contact 55 are formed, and a groove having the same width as a Damascene trench 670 is formed on the upper insulating layers 610, 630.例文帳に追加

本発明の一観点によれば、半導体基板上の下部絶縁層410，430，450を貫通するタングステン連結コンタクト55を形成し、連結コンタクト55を覆う上部絶縁層610，630を形成し、ダマシントレンチ670と同じ線幅の溝を上部絶縁層610，630に形成する。 - 特許庁

To provide a semiconductor device and a manufacturing method thereof, an increase in series resistance being suppressed while wiring reliability is secured by avoiding damage to a low-dielectric-constant film surface exposed after a CMP process of a trench constituting copper multi-layered wiring having a damascene structure.例文帳に追加

半導体装置及びその製造方法に関し、ダマシン構造を有する銅多層配線を構成するトレンチのＣＭＰ工程後に露出した低誘電率膜表面のダメージを回避して配線信頼性を確保するとともに、直列抵抗の増大を抑制する。 - 特許庁

In a semiconductor device having a damascene-type gate 32 or replace-type gate, a taper-shaped dummy gate oxide film is formed whose width is narrowed down from the top to the substrate 1 side, thus creating the taper shape at the lower part 27 of the gate groove side wall.例文帳に追加

ダマシン型ゲート３２またはリプレース型ゲートを有する半導体装置において、上側から基板１側に向かって幅が縮小されたテーパー形状のダミーゲート酸化膜を形成することにより、ゲート溝側壁の下部２７にテーパー形状を設ける。 - 特許庁

To provide a polishing component for CMP that gives favorable copper polishing characteristics (copper corrosion resistance, prevention of dishing) without much reduction in polishing speed of copper, in a first polishing of CMP when forming copper wiring by CMP, especially damascene method.例文帳に追加

ＣＭＰ、特にダマシン法による銅系配線形成におけるＣＭＰ研磨における第１研磨において、銅の研磨速度を大きく損ねることなく、良好な銅研磨特性（耐銅腐食、ディッシング抑制）を与えるＣＭＰ用研磨組成物を提供すること。 - 特許庁

Then the Cu film 5 is etched by using a second wiring resist pattern 6 for a mask to embed the Cu film 5 into the via-holes 3 and the trenches 4, and a second wiring layer 7 is formed at the same time when vias 3a of the dual damascene structure and a first wiring layer 4a are formed.例文帳に追加

その語、第２配線用レジストパターン６をマスクとしてＣｕ膜５をエッチングすることにより、ビア３および第１配線用トレンチ４内にＣｕ膜５を埋め込んで、デュアルダマシン構造のビア３ａおよび第１配線層４ａを形成するのと同時に第２配線層７を形成する。 - 特許庁

After the reinforced seed layer is subjected to an electroless copper plating to fill the contact hole 14 and the inside of the wiring groove 15 with copper, a copper film exposed to the interlayer insulating film of the second layer is removed to form an embedded wiring having a dual-damascene structure.例文帳に追加

補強されたシード層１７Ａの上に銅の電解めっきを行なって、コンタクトホール１４及び配線溝１５の内部に銅膜を充填した後、第２層の層間絶縁膜の上に露出している銅膜を除去してデュアルダマシン構造を有する埋め込み配線を形成する。 - 特許庁

To provide a formation method of a damascene wiring for embedding a wiring material in a groove, formed in a substrate which can repair the seed layer of poor coverage, enables a wiring material to grow stably in electrolytic plating, and can restrain generation of troubles, such as voids.例文帳に追加

基板に形成された溝部に配線材料を埋め込むダマシン配線の形成方法であって、カバレッジの悪いシード層を修理することができ、電解めっき時に配線材料を安定的に成長させ、ボイド等の不具合発生を抑制することのできるダマシン配線の形成方法を提供する。 - 特許庁

To provide a semiconductor device wherein it is possible to form a trench wiring by a dual damascene method, capacitance of an etching stopper film is reduced, and deterioration of adhesion of an insulating film which is to be caused by the etching stopper film is prevented, and a manufacturing method of a semiconductor device.例文帳に追加

デュアルダマシン法により溝配線を形成することが可能であり、エッチングストッパ膜の電気容量が低減された、或いはエッチングストッパ膜に起因する絶縁膜の密着性の低下が防止された半導体装置および半導体装置の製造方法を提供すること。 - 特許庁

To provide a method of manufacturing semiconductor device which can prevent a problem in the dual damascene process that, when an SiN film is formed on the wiring including copper hillock, it is formed in unequal thickness, giving a physical and chemical damage resulting from break of SiN film during the process to the wiring.例文帳に追加

デュアルダマシンプロセスにおいて銅ヒロックを有する配線上にＳｉＮ膜を形成すると不均一な膜厚となり、工程中のＳｉＮ膜破れに起因する物理的化学的ダメージを配線に与えてしまうのを防止できる半導体装置の製造方法を得る。 - 特許庁

In this method of fabricating a copper damascene structure, an organic insulation film in the thickness of 1 to 100 nm is provided between an inorganic system insulation film and copper diffusion preventing layer, at the time of chemically and mechanically grinding the inorganic system insulation film formed on the copper diffusion preventing layer.例文帳に追加

銅ダマシン構造の製造において、銅拡散防止層上に形成された無機系絶縁膜を化学的機械的研磨する際に、無機系絶縁膜と銅拡散防止層との間に厚さ１〜１００ｎｍの有機系絶縁膜を存在させることを特徴とする銅ダマシン構造の製造方法。 - 特許庁

In integrated circuits produced by etching and damascene techniques, it is common for cracking to occur in dielectric material surrounding an interconnect metal layer (400) integrated into the device, presumably as a result of the transfer of stresses from the interconnect metal layer to the surrounding dielectric material.例文帳に追加

エッチング及びダマシン法を用いて製造される集積回路においては、金属配線層から周囲の誘電体材料に応力が伝達されることによって、デバイスに組み込まれる配線層（４００）の周囲の誘電体材料にクラックが発生することが一般的である。 - 特許庁

To provide a method of manufacturing wiring that suppresses an increase in resistance of a Cu wiring pattern due to diffusion of Mn when a Cu-Mn alloy is combined with a bimetal film to make a self-repair of a defect and improve adhesiveness during formation of a Cu wiring structure by a damascene method.例文帳に追加

ダマシン法によるＣｕ配線構造の形成において、Ｃｕ−Ｍｎ合金をバリアメタル膜に組み合わせて欠陥の自己修復および密着性の向上を図る際に、Ｍｎの拡散によるＣｕ配線パターンの抵抗増加を抑制する配線の製造方法を提供する。 - 特許庁

To provide a copper damassin structure wherein the mismatch of dynamical characteristics between inorganic insulating layers used for a copper diffusion prevention insulating layer, a wiring layer, and a via layer is eliminated, and troubles such as exfoliation and cracking ocurring in a CMP process in damascene formation and upon a heat cycle are solved.例文帳に追加

銅拡散防止用絶縁層と配線層、ビア層に用いられる無機絶縁層間の力学特性のミスマッチを解消し、ダマシン形成におけるＣＭＰ工程やヒートサイクル時に生じる剥離、亀裂発生などの問題点を解決する銅ダマシン構造体を提供する。 - 特許庁

To provide a semiconductor element of dual-damascene interconnection structure, and manufacturing method of the element, in which there is solved the problem that a contact hole is not opened, and there is suppressed the problem that the permittivity of an interlayer insulation film is increased through use of an etching block layer so that the parasitic capacitance is in creased.例文帳に追加

コンタクトホールが開口されないという問題が解決でき、しかもエッチング阻止層を用いることにより、層間絶縁膜で誘電率が高くなって寄生キャパシタンスが増加するという問題が抑えられるデュアルダマシン配線構造の半導体素子及びその製造方法を提供する。 - 特許庁

The inner peripheral surfaces of a wiring groove 12 and a connection hole 13, which are formed in interlayer insulating films 8 and 11 are covered with oxidation preventing films, such as SiN films 14 and 19, and thereafter, a Cu film is buried in the groove 12 and the hole 13 to form a Cu dual-damascene wiring.例文帳に追加

層間絶縁膜８、１１に形成される配線溝１２および接続孔１３の内周面を酸化防止膜、例えばＳｉＮ膜１４、９により覆った後、配線溝１２および接続孔１３にＣｕを埋め込んでＣｕデュアルダマシン配線を形成する。 - 特許庁

To obtain a semiconductor device, and a method of fabrication, in which the capacitance between interconnections can be suppressed and reduced furthermore effectively and a dual damascene structure having a good trench shape can be obtained without requiring a silicon nitride film.例文帳に追加

配線間の容量を抑え，更に有効に配線間容量を低減することができ，シリコン窒化膜系を必要としない形状のよい溝配線が達成されるデュアルダマシン構造を得ることが可能になる半導体装置及びその製造方法を提供することを目的とする。 - 特許庁

There is a section which is embedded so that copper wirings 121 and 122 may pierce the substrates at least from the main surface side to the rear side within the embedded element isolating regions 131 and 132, together with the embedded copper wiring 12 embedded by damascene technique concerned with the element region 11.例文帳に追加

素子領域１１に関係するダマシン技術による埋め込み銅配線１２と共に、埋め込み素子分離領域１３１，１３２内において少なくともその主表面側から裏面側に亘って銅配線１２１，１２２が貫通するように埋め込まれている部分がある。 - 特許庁

To provide an electroprocessing method which is capable of leveling the surface of a metallic film on a substrate with fine irregularities at a low processing pressure and capable of processing the metallic film at a uniform processing rate over the entire surface of the metallic film, in the formation of wirings on the substrate by the damascene process.例文帳に追加

ダマシーン法による基板上の配線形成において、微細な凹凸を有する基板上の金属膜の表面を低い加工圧力で平坦化することができ、かつ金属膜をその全面に亘って均一な加工速度で加工することができる電解加工方法を提供する。 - 特許庁

The capacitor (94) in a semiconductor device (20) has a lower copper plate (30) in a damascene/trench (22), barrier layers (56, 180a) disposed above the lower plate, a dielectric layer (60) disposed above the barrier layers and an upper plate (96) above the dielectric layer.例文帳に追加

本発明の一態様は、ダマシン・トレンチ（２２）中の下位銅プレート（３０）、前記下位プレートの上方のバリア層（５６、１８０ａ）、前記バリア層の上方の誘電層（６０）、および前記誘電層の上方の上位プレート（９６）を有する、半導体装置（２０）中のキャパシタ（９４）である。 - 特許庁

To provide the manufacturing method of a semiconductor device, capable of ensuring a sufficient working margin, even when an interlayer insulating film is made of an inorganic base low dielectric material, in the manufacturing method of a semiconductor device for forming a wiring layer embedded in a low dielectric film using a dual-damascene method.例文帳に追加

低誘電率膜に埋め込まれた配線層をデュアルダマシン法により形成する半導体装置の製造方法に関し、層間絶縁膜を無機系低誘電率材料により構成する場合にも十分な加工マージンを確保しうる半導体装置の製造方法を提供する。 - 特許庁

The fuse electrodes, the electrode pads and the wirings are embedded conductors made of copper formed by the buried wiring forming method, such as damascene, and the electrode pads and the wirings have the same TiN film as the fuse, as a Cu diffusion protecting film on the embedded body of Cu.例文帳に追加

ヒューズ電極、電極パッド、及び配線は、ダマシン法等の埋め込み配線形成方法によって、Ｃｕで形成された埋め込み導体であって、電極パッド及び配線はＣｕで埋め込み形成された本体上に、ヒューズと同じＴｉＮ膜をＣｕの拡散保護膜として備えている。 - 特許庁

The manufacturing method for forming damascene wiring or plug wiring for a semiconductor device has a step of making a wiring groove or hole in an insulating film formed on a substrate and forming a metallic film on the insulating film, and a step of applying a voltage to the substrate in an electrolytic solution with the substrate used as an anode.例文帳に追加

半導体装置のダマシーン配線、プラグ配線を形成する方法であって、基板上に形成された絶縁膜に配線溝または接続孔を形成し、その絶縁膜上に金属膜を形成するステップと、電解液中で基板を陽極として、電圧を印加するステップと、を有している。 - 特許庁

To obtain a semiconductor device, which is suitable for mass- production management and has high reliability and stable yield by improving dense distribution of holes and controllability to a hole diameter and by realizing easy inspection process for a buried plug height, using a scanning electron microscope as for the height of the buried plug in formation of a wiring contact part of a dual-damascene wiring.例文帳に追加

デュアルダマシン配線の配線コンタクト部の形成における埋め込みプラグの高さについて、ホールの疎密分布およびホール径に対する制御性を改善し、走査型電子顕微鏡を用いた埋め込みプラグ高さの検査工程を容易にし、量産管理に適した信頼性の高い歩留の安定した半導体装置を得る。 - 特許庁

To keep an interlayer insulating film as wide as possible while performing a damascene process by the use of an existing metal wiring pattern mask and to make a space between pieces of metal wiring wide enough for preventing them from interfering with each other so as to provide a method of forming the metal wiring of a semiconductor device and capable of preventing it from malfunctioning.例文帳に追加

既存の金属配線パターンマスクを用いてダマシン工程を実施しながら層間絶縁膜の幅を最大限確保し、金属配線間の間隔を広めて相互干渉を防止することにより、半導体素子の誤動作を防止することが可能な半導体素子の金属配線形成方法を提供する。 - 特許庁

To provide a polishing slurry, easy to use and having high polishing selectivity to a tantalum barrier film and high surface planarity of a semiconductor material, which is a polishing composition for CMP favorably used for removing an extra barrier metal film when wiring is formed by a damascene method at manufacturing a semiconductor device.例文帳に追加

半導体装置の製造に当たってダマシン法により配線を形成する際に、剰余バリアメタル膜の除去に好ましく使用されるＣＭＰ用研磨組成物で、タンタル系バリア膜に対する高い研磨選択性および半導体材料の高い表面平坦性を有し、取扱いにも優れる研磨用スラリーを提供すること。 - 特許庁

To provide a method for substrate treatment which obtains successful connection between lower layer Cu wiring and upper layer Cu wiring in a damascene method by simultaneously carrying out reduction treatment to an oxidized Cu exposure surface and degassing an SOD film by the same process in spite of reducing wiring resistance by using the SOD film.例文帳に追加

本実施形態の基板処理方法によれば、ＳＯＤ膜を用いて配線抵抗の低減化を図るも、酸化したＣｕ露出表面の還元処理及び当該ＳＯＤ膜の脱ガスを同一工程で同時に実行し、ダマシン法における下層Ｃｕ配線と上層Ｃｕ配線との間の良好な接続を実現する。 - 特許庁

In the polishing pad for polishing a surface of a semiconductor device or a precursor thereto, and for planarizing metal damascene structures on a semiconductor wafer, a polishing layer of the pad has a hardness of about 40-70 Shore D, a tensile modulus of about 100-2,000 MPa at 40°C, and an E' ratio at 30-90°C of about 1-5.例文帳に追加

半導体デバイス又は前駆体の表面を研磨するための、及び半導体ウェハ上の金属ダマシン構造を平坦化するための研磨パッドにおいて、パッドの研磨層は、約４０〜７０ショアＤの硬度、約１００〜２，０００MPaの４０℃での引張弾性率、及び約１〜５の３０℃−９０℃でのＥ′の比を有する。 - 特許庁

In the semiconductor device of a multilayer wiring structure including wires formed with the damascene method, a first conductive layer 5 having a region for electrical connection with the external side of at least a part of electrodes is formed on a passivation film 4 that is essentially required for the region over semiconductor substrate 1 in the multilayer wiring structure.例文帳に追加

ダマシン工法で形成された配線を有する多層配線構造の半導体装置において、少なくとも一部の電極パッドは、外部との電気的接続をとるための領域を有する第１導電層５を、多層配線構造において半導体基板１上に必要不可欠なパッシベーション膜４上に形成する。 - 特許庁

There are at least provided a silicon substrate 1, a polymetal gate electrode comprising a laminating structure of a high melting-point metal film 5 and a polycrystal silicon film 3 which is provided on the silicon substrate 1 through a gate insulating film 2, and a damascene gate cap 11 provided on an upper surface 19 and a side surface 20 of the high melting-point metal film 5.例文帳に追加

シリコン基板１と、シリコン基板１の上にゲート絶縁膜２を介して配置された、高融点金属膜５と多結晶シリコン膜３の積層構造を有するポリメタルゲート電極と、高融点金属膜５の上面１９及び側面２０に配置されたダマシンゲートキャップ１１とを少なくとも有する。 - 特許庁

In the process for forming a dual damascene interconnect line, hydrogen active species are generated from hydrogen gas or mixture gas of hydrogen gas and rare gas, and nitrogen active species are generated from nitrogen gas or mixture gas of nitrogen gas and rare gas, where the hydrogen active species and the nitrogen active species are not used mixedly.例文帳に追加

上記デュアルダマシン配線の形成工程において、水素活性種は水素ガスあるいは水素ガスと希ガスの混合ガスから、窒素活性種は窒素ガスあるいは窒素ガスと希ガスの混合ガスから、それぞれに生成し、且つ、上記水素活性種と窒素活性種とは混合して使用しない。 - 特許庁

To provide a method and a system for manufacturing a semiconductor device with guaranteed reliability, by preventing corrosion of Cu wiring caused by processing the Cu wiring by a CMP (Chemical Mechanical Polishing) method, and suppressing an increase in a wiring resistance in the semiconductor device having a damascene wiring structure.例文帳に追加

ダマシン配線構造を有する半導体装置において、ＣＭＰ法によるＣｕ配線への処理により発生するＣｕ配線の腐食（コロージョン）の発生を防止し、配線抵抗の上昇を抑制し、信頼性の担保された半導体装置の製造方法および半導体装置の製造システムを提供する。 - 特許庁

To solve the problem that an embedded layer is hardly etched and a polymer residual is generated around the embedded layer remaining in a trench, when performing the trench etching of an interlayer insulation film having a low relative dielectric constant in which an organic-based embedded layer is formed on an upper surface including the inside of a via hole collectively using a prescribed etching gas when forming a dual damascene structure.例文帳に追加

デュアルダマシン構造形成の際に、ビアホール内部を含む上面に有機系の埋込層を設けた比誘電率の低い層間絶縁膜を、所定のエッチングガスを用いて一括してトレンチエッチングすると、埋込層が殆どエッチングされず、トレンチ内に残った埋込層の周囲にポリマーの残渣が生じる。 - 特許庁

In a barrier-layer forming step in the semiconductor device manufacturing method adopting damascene interconnect, it is controlled so that a nitrogen gas density in an atmosphere around a semiconductor substrate is relatively low at an early stage and at a final stage of the step and relatively high at an intermediate stage of the step.例文帳に追加

ダマシン配線が採用される半導体装置の製造方法における、バリア層形成工程において、半導体基板の周囲の雰囲気中の窒素ガスの濃度が、当該工程の初期および終期において相対的に低く、当該工程の中期において相対的に高くなるように制御する。 - 特許庁

Related to a wiring structure 1 that is constituted by integrally forming wiring 2 and a plug 3 with Cu as a material by a damascene method, a difference between deviation stress (1) applied in the longitudinal direction of the wiring and deviation stress (2) applied in a direction vertical to the center axis of the plug is so controlled as to be 220 MPa or below.例文帳に追加

配線部２とプラグ部３とがＣｕを材料としてダマシン法により一体形成されてなる配線構造１において、配線部の長手方向に印加される偏差応力 とプラグ部の中心軸と垂直な方向に印加される偏差応力 との差分を２２０ＭＰａ以下となるように制御する。 - 特許庁