「Floating gate」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a flash memory element in which the gate capacity coupling rate is enhanced between a floating gate and a control gate.例文帳に追加

フローティングゲートとコントロールゲートとの間のゲートキャパシティブカップリング率を向上させたフラッシュメモリ素子を提供する。 - 特許庁

As a result, the top and side surfaces of a floating gate electrode 14B are oxidized, thereby forming a second insulation film 15 is made of silicon oxide on the surface of the floating gate electrode 14B.例文帳に追加

これにより、フローティングゲート電極１４Ｂの表面に酸化シリコンからなる第２の絶縁膜１５を形成する。 - 特許庁

The conductive layer 34 constitutes one part of the floating gate 40.例文帳に追加

導電層３４は、フローティングゲート４０の一部を構成する。 - 特許庁

To reduce parasitic capacitance between adjacent floating gate electrodes without increasing a gap between the adjacent floating gate electrodes.例文帳に追加

隣接する浮遊ゲート電極間の間隔を増大させることなく、隣接する浮遊ゲート電極間の寄生容量を低減する。 - 特許庁

To provide a non-volatile storage device in which a selective gate electrode is positioned adjacent to a floating gate electrode and which increases a ratio of a capacity between a control gate electrode and the floating gate electrode to a capacity between the floating gate electrode and a semiconductor substrate.例文帳に追加

選択ゲート電極が浮遊ゲート電極の横に位置している不揮発型記憶素子において、浮遊ゲート電極と半導体基板の間の容量に対する、制御ゲート電極と浮遊ゲート電極の間の容量の比を大きくする。 - 特許庁

A first control gate electrode is arranged through a gate insulating film on the flank of the floating gate electrode and the surface of the semiconductor substrate on both sides of the floating gate electrode.例文帳に追加

フローティングゲート電極の側面上、及びフローティングゲート電極の両側の半導体基板の表面上に、ゲート絶縁膜を介して第１のコントロールゲート電極が配置されている。 - 特許庁

The gate oxide film 213 of the auxiliary gate 223a is thicker than the gate oxide film 211 of the floating gate 221b, and the size (gate width) of the auxiliary gate 223a in the extension direction of the word line WL is smaller than the gate length of the floating gate 221b in an extension direction of the word line WL.例文帳に追加

補助ゲート２２３ａのゲート酸化膜２１３の厚さは、浮遊ゲート２２１ｂのゲート酸化膜２１１の厚さよりも薄く、ワード線ＷＬの延在方向における補助ゲート２２３ａの寸法（ゲート幅）は、ワード線ＷＬの延在方向における浮遊ゲート２２１ｂのゲート長よりも小さい。 - 特許庁

Then the erasure gate electrode 8 is formed, aligning itself with the floating gate 6, the control gate electrode 7 with the floating gate electrode 6, a drain electrode 4 with the control gate electrode 7, and a source region 3 with the floating gate 6 respectively.例文帳に追加

そして、消去ゲート電極８は浮遊ゲート電極６に対して、制御ゲート電極７は浮遊ゲート電極６に対して、ドレイン領域４は制御ゲート電極７に対して、ソース領域３は浮遊ゲート電極６に対して、それぞれ自己整合的に形成されている。 - 特許庁

In such a case, the insulation pattern 66 makes contact not only with a bottom edge of a floating gate but also with a sidewall of the floating gate, and a corner part of the floating gate is surrounded with the insulation layer.例文帳に追加

本発明で前記絶縁膜パターンは前記浮遊ゲートの下部面縁部だけではなく前記浮遊ゲートの側壁にも接触されて浮遊ゲートの角部分が絶縁膜で囲まれることが特徴である。 - 特許庁

A floating gate 30 is formed to be extended from the upper side of the gate oxide film 26 to the upper side of the gate oxide film 28.例文帳に追加

また、ゲート酸化膜２６の上方からゲート酸化膜２８の上方に渡って浮遊ゲート３０が形成されている。 - 特許庁

The control gate is formed on the curve surface of the floating gate in a region limited to an angle range smaller than 90° between the extended line of the first surface of the floating gate and the extended line of the second surface of the floating gate.例文帳に追加

コントロールゲートは、フローティングゲートの第１面の延長線とフローティングゲートの第２面の延長線との間で９０゜より小さな角度範囲に限定される領域内で、前記フローティングゲートのカーブ面上に形成されている。 - 特許庁

A semiconductor memory device comprises memory cells each including: a floating gate that is provided above a semiconductor substrate and can accumulate charges; and a control gate that is provided above the floating gate and controls the amount of charges accumulated in the floating gate.例文帳に追加

半導体記憶装置は、半導体基板の上方に設けられ電荷を蓄積可能なフローティングゲートと、フローティングゲートの上方に設けられ該フローティングゲートに蓄積された電荷量を制御するコントロールゲートとを含むメモリセルを備えている。 - 特許庁

A floating diffusion layer between the transfer gate and the reset gate, a light receiving element at a side of the transfer gate away from and opposite to the floating diffusion layer, and a source/drain region at a side of the reset gate away from and opposite to the floating diffusion layer, are formed.例文帳に追加

トランスファーゲート及びリセットゲートの間の浮遊拡散層、浮遊拡散層に対向したトランスファーゲートの一側の受光素子、及び浮遊拡散層に対向したリセットゲートの一側のソース／ドレイン領域を形成する。 - 特許庁

A control gate 9a and a dummy gate 9b are formed, respectively, on the floating gate 7 and the select gate 6 through insulation films 10a and 10b.例文帳に追加

浮遊ゲート７，選択ゲート６の上に絶縁膜１０ａ，１０ｂを介してそれぞれ制御ゲート９ａとダミーゲート９ｂとが形成されている。 - 特許庁

A control gate 14 is formed over the floating gate 11 through an interlayer insulating film 13.例文帳に追加

さらにフローティングゲート１１の上に、層間絶縁膜１３を介してコントロールゲート１４を形成する。 - 特許庁

A floating gate FG is formed on the bottom portion of the groove via a gate insulating film GI.例文帳に追加

溝の底部に第１のゲート絶縁膜ＧＩを介して浮遊ゲートＦＧが形成されている。 - 特許庁

A silicon film for a floating gate electrode adjacent to a gate insulating film is made to be a non-single crystal silicon film.例文帳に追加

ゲート絶縁膜に接する浮遊ゲート電極のシリコン膜を非単結晶のシリコン膜とする。 - 特許庁

Then, the surface of the floating gate electrode 3 is thermally oxidized to form the poly gate oxide film 4.例文帳に追加

そして、浮遊ゲート電極３の表面を熱酸化して、ポリゲート酸化膜４を形成する。 - 特許庁

A floating gate pattern is formed in a region in which the active region and the control gate pattern intersect.例文帳に追加

活性領域と制御ゲートパターンが交差する領域には浮遊ゲートパターンが形成される。 - 特許庁

A tunnel oxide film 212 is formed between the control gate electrode WL and the floating gate 204a.例文帳に追加

制御ゲート電極ＷＬ及び浮遊ゲート２０４ａの間にトンネル酸化膜２１２が介される。 - 特許庁

Inter-gate insulating films 8 are formed on the top faces and side faces of the floating gate electrodes 7.例文帳に追加

フローティングゲート電極７の上面及び側面にゲート間絶縁膜８が形成されている。 - 特許庁

The floating gate FG is formed on a semiconductor substrate 11 through a gate insulating film GI.例文帳に追加

半導体基板１１上にゲート絶縁膜ＧＩを介して浮遊ゲートＦＧが形成されている。 - 特許庁

An insulated program gate 210 is formed on the floating gate 214 and has a curved top surface.例文帳に追加

絶縁されたプログラムゲートは、フローティングゲート上に形成され、湾曲された上面を有する。 - 特許庁

On the first insulating film 8, a floating gate 11 is provided.例文帳に追加

第１絶縁膜８上には、フローティングゲート１１が設けられている。 - 特許庁

A second tunnel barrier structure is arranged on the floating gate.例文帳に追加

第２トンネル障壁構造体が該浮遊ゲート上に配置されている。 - 特許庁

A floating gate electrode is made on the tunnel insulating film.例文帳に追加

トンネル絶縁膜の上にフローティングゲート電極が形成されている。 - 特許庁

NON-VOLATILE MEMORY CELL HAVING FLOATING GATE AND ITS FORMING METHOD例文帳に追加

フローティングゲートを有する不揮発性記憶セル及びその形成方法 - 特許庁

To provide an AND floating gate flash memory having scalability.例文帳に追加

スケーラビリティを有するＡＮＤ型フローティングゲートフラッシュメモリを提供する。 - 特許庁

A tunnel oxide is interposed between the floating polysilicon gate and a substrate.例文帳に追加

トンネル酸化物は、フローティングポリシリコンゲートと基板との間に位置する。 - 特許庁

To provide a floating gate memory structure suitable to the latest device where a buried floating gate led from a back plane is used.例文帳に追加

バックプレーンから引き出した埋込みフローティング・ゲートを用いる最新のデバイスに適合したフローティング・ゲート・メモリ構造を提供すること。 - 特許庁

The ONO film 8 is extended from the upsides of the top surfaces of the floating gate electrodes to the upsides of the side surfaces of the floating gate electrodes 7a-7c.例文帳に追加

ＯＮＯ膜８は、フローティングゲート電極の上部表面上から、フローティングゲート電極７ａ〜７ｃの側面上にまで延在する。 - 特許庁

The semiconductor device of the invention comprises: a floating gate which is positioned on a semiconductor substrate and insulated; an insulated program gate which is formed on at least one side surface of the floating gate; and a delating gate which is positioned adjacent to the floating gate and insulated.例文帳に追加

本発明の半導体素子は、半導体基板上に配置され絶縁されたフローティングゲートと、フローティングゲートの少なくとも一側面に形成された絶縁されたプログラムゲートと、フローティングゲートに隣接して配置され絶縁された消去ゲートと、を含む。 - 特許庁

An inter-gate dielectric layer pattern is interposed between the control gate pattern and the floating gate pattern and a dummy dielectric film pattern is interposed between the selective gate pattern and the lower gate pattern.例文帳に追加

制御ゲートパターンと浮遊ゲートパターンとの間にゲート層間誘電膜パターンが介在され、選択ゲートパターンと下部ゲートパターンとの間にダミー誘電膜パターンが介在される。 - 特許庁

In an electric charges transfer device having a floating gate 108 and a means 104 detecting potential variation in a floating gate in an electric charges detecting section, a potential of the floating gate is converged to fixed voltage by injecting electrons to the floating gate 108 through an insulation film, or drawing out electrons from the floating gate 108 through the insulation film.例文帳に追加

電荷検出部に、浮遊ゲート１０８と、浮遊ゲートの電位変動を検出する手段１０４とを有する電荷転送装置において、浮遊ゲート１０８に絶縁膜を介して電子を注入する、または浮遊ゲート１０８から絶縁膜を介して電子を引き抜くことにより、浮遊ゲートの電位を一定の電圧に収束させる。 - 特許庁

The memory cell array comprises the first floating gate region 42 having memory cells surrounded by the isolation regions 45, the second floating gate region 48 formed selectively only on the first floating gate region 42, the dielectric layer 51 formed on the second floating gate region 48 and the isolation region 45, and a control gate 52 formed on the dielectric layer 51 provided on the first floating gate region 42.例文帳に追加

メモリセルアレイは、各メモリセルが、アイソレーション領域45により囲まれた第1浮遊ゲート領域42と、第1浮遊ゲート領域42のみに選択的に形成された第2浮遊ゲート領域48と、第2浮遊ゲート領域48及びアイソレーション領域45上に形成された誘電層51と、第1浮遊ゲート領域42上に設けられた誘電体51上に形成された制御ゲート52とを含む。 - 特許庁

First and second control gates CG driving the floating gate through an inter-gate insulating film IGI are formed on both sides of the floating gate, which correspond to the diffusion layers.例文帳に追加

両拡散層に対応した浮遊ゲートの両側にゲート間絶縁膜ＩＧＩを介して浮遊ゲートを駆動する第１、第２の制御ゲートＣＧが形成されている。 - 特許庁

By a slit 13 on the element isolating insulation film 4, between adjacent memory cells; the second gate insulating film 7 on the floating gate 6 is separated together with the floating gate 6.例文帳に追加

浮遊ゲート６上の第２のゲート絶縁膜７は、浮遊ゲート６と共に、素子分離絶縁膜４上でスリット１３により隣接するメモリセル間で分離される。 - 特許庁

The nonvolatile semiconductor device is further located downwardly of the upper surface of the floating gate FG, and includes an erasing gate EG opposed to the end of the lower surface in the floating gate FG.例文帳に追加

不揮発性半導体記憶装置は更に、浮遊ゲートＦＧの上面より下方に位置し、浮遊ゲートＦＧの下面の端部と対向する消去ゲートＥＧを備える。 - 特許庁

A sidewall of the floating gate electrode 7a is oxidized by ISSG (In-Situ Steam Generation) oxidization to form a second gate bird's beak between the floating gate electrode 7a and the semiconductor substrate 1.例文帳に追加

フローティングゲート電極７ａの側壁をＩＳＳＧ酸化により酸化して、フローティングゲート電極７ａと半導体基板１との間に第２ゲートバーズビークを形成する。 - 特許庁

The hollow structure 10 forms a gate insulation film 4 existing just under the floating gate electrode 9 as the floating gate electrode 9 is made a mask by etching.例文帳に追加

この中空構造１０はフローティングゲート電極９の真下に存在するゲート絶縁膜４を、フローティングゲート電極９をマスクとしてエッチングにより形成する。 - 特許庁

An upper surface of the element isolation region D2S is formed lower than an upper surface of a floating gate 12B from an end of the floating gate 12B halfway to the width of the element isolation region D2S, and formed in level with the upper surface of the floating gate 12C from to halfway the end of the floating gate 12C.例文帳に追加

素子分離領域Ｄ２Ｓの上面は、浮遊ゲート１２Ｂの端部から素子分離領域Ｄ２Ｓの幅の途中まで浮遊ゲート１２Ｂの上面より低く形成され、前記途中から浮遊ゲート１２Ｃの端部まで浮遊ゲート１２Ｃの上面と同じ高さに形成されている。 - 特許庁

Included are a floating gate pattern formed in a cell region of a semiconductor substrate, a dummy floating gate pattern formed in an interface region at a periphery of the cell region and extended from the floating gate pattern, and a control gate pattern crossing the floating gate pattern in the cell region of the semiconductor substrate.例文帳に追加

半導体基板のセル領域に形成されたフローティングゲートパターンと、前記セル領域周辺の前記インターフェース領域に形成されて、前記フローティングゲートパターンから延長されたダミーフローティングゲートパターン及び前記半導体基板のセル領域で、前記フローティングゲートパターンと交差するコントロールゲートパターンを含めることを特徴とする。 - 特許庁

Pre-write making floating gate voltage VFG to the prescribed threshold voltage VFG by injecting electrons to a floating gate 5 is performed until floating fate voltage VFG is made to saturation voltage before erasion operation of extracting electrons injected in the floating gate 5.例文帳に追加

フローティングゲート５に注入された電子を引き抜く消去動作前に、フローティングゲート５に電子を注入してフローティングゲート電圧Ｖ_FGが所定のしきい値電圧となるようにするプリライトを、フローティングゲート電圧Ｖ_FGが飽和電圧となるまで行なう。 - 特許庁

The NAND flash memory 100 has a columnar floating gate formed on an element region via a gate insulating film, a diffusion layer formed on regions located on both sides of the floating gate out of the element region, and a control gate formed so as to surround the periphery of the floating gate via an IPD film formed on the side surfaces of the floating gate.例文帳に追加

ＮＡＮＤ型フラッシュメモリ１００のメモリセルは、素子領域上にゲート絶縁膜を介して形成された柱状の浮遊ゲートと、素子領域のうち浮遊ゲートの両側に位置する領域に形成された拡散層と、浮遊ゲートの側面に形成されたＩＰＤ膜を介して前記浮遊ゲートの周囲を囲むように形成された制御ゲートと、を有する。 - 特許庁

A floating gate 6 is formed on the substrate 1 via a first gate insulating film 5, and furthermore a control gate 8 is formed via a second gate insulating film 7.例文帳に追加

この基板１に第１のゲート絶縁膜５を介して浮遊ゲート６が形成され、更に第２のゲート絶縁膜７を介して制御ゲート８が形成される。 - 特許庁