「Floating gate」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a semiconductor element which has a floating gate structure and can reduce a drive voltage.例文帳に追加

フローティングゲート構造を有し、駆動電圧を低減可能な半導体素子を提供する。 - 特許庁

The charge-injection circuit 21 is for carrying out charge injection into the floating gate 4.例文帳に追加

電荷注入回路２１は、浮遊ゲート４に電荷を注入するための回路である。 - 特許庁

To provide a nonvolatile memory having a floating gate structure, and to provide a process for fabricating the same.例文帳に追加

浮遊ゲート構造を有する不揮発性メモリおよびその製造プロセスを提供する。 - 特許庁

FORMING METHOD FOR FLOATING GATE, AND MANUFACTURING METHOD FOR NONVOLATILE MEMORY DEVICE USING IT例文帳に追加

フローティングゲートの形成方法及びこれを利用した不揮発性メモリ装置の製造方法 - 特許庁

To provide a charge trap floating gate memory element comprising a plurality of asymmetric tunnel barriers.例文帳に追加

非対称な複数のトンネル障壁を有する電荷トラップ浮遊ゲートメモリ素子を提供する。 - 特許庁

Next, the soure layer 6 is formed by an ion implantation using the floating gate 11 as a mask.例文帳に追加

次に、フローティングゲート１１をマスクとしたイオン注入によりソース層６を形成する。 - 特許庁

To provide a semiconductor memory device having a floating gate operates even in a short channel.例文帳に追加

短チャネルでも動作するフローティングゲートを有する半導体メモリ装置を提供する。 - 特許庁

Said polysilicon layers 4a and 7a are constituted as a floating gate 10.例文帳に追加

このポリシリコン層４ａおよびポリシリコン層７ａがフローティングゲート１０として構成される。 - 特許庁

A positive bias is applied to the gate electrode 7, and electrons are accumulated in the floating electrode 8.例文帳に追加

そして、ゲート電極７に正バイアス印加し、浮遊電極８に電子を蓄積される。 - 特許庁

Thereby the potential difference Vsf between a source and a floating gate 15 is not reduced in the case that quantity of electrons accummulated in the floating gate 15 is reduced with the progress of erasing operation and floating gate potential Vf is increased, and erasing operation time is not increased.例文帳に追加

これにより、フローティングゲート１５に蓄積されている電子量が消去動作の進行と共に減少してフローティングゲート電位Ｖｆが大きくなっても、ソース−フローティングゲート間の電位差Ｖｓｆが小さくならず、消去動作時間が延びないようにできる。 - 特許庁

The floating gate 204a is disposed so as to be horizontally isolated from the drain region 218d.例文帳に追加

浮遊ゲート２０４ａはドレイン領域２１８ｄと横方向に離隔されて配置される。 - 特許庁

To provide a single-bit non-conductive floating-gate memory cell driven on an ultralow voltage.例文帳に追加

超低電圧で駆動できる単一ビット非伝導性浮遊ゲートメモリーセルを提供する。 - 特許庁

The nonvolatile semiconductor memory element which stores data by holding electric charge in a floating gate 18 includes a MOS transistor 13 having the floating gate 18, and a capacitor C consisting of a metal layer with one end of the capacitor C connected to the floating gate 18.例文帳に追加

フローティングゲート１８に電荷を保持してデータを記憶する不揮発性半導体記憶素子であって、該フローティングゲート１８を有するＭＯＳトランジスタ１３と、メタル層で構成されたキャパシタＣとを有し、キャパシタＣの一端がフローティングゲート１８に接続されている。 - 特許庁

Therefore, a pointed shape is hardly formed on both the ends of a floating gate electrode 109.例文帳に追加

したがって、浮遊ゲート電極１０９の両端部には、尖端形状が形成されない。 - 特許庁

To provide a method of fabricating a semiconductor device using a self alignment floating gate step.例文帳に追加

自己整列フローティングゲート工程を利用した半導体素子の製造方法を提供する。 - 特許庁

On a surface of the active region 3 of the silicon substrate 1, a gate electrode MG is provided by laminating a first gate insulating film 5, a floating gate electrode 6, a second gate insulating film 7, and a control gate electrode 8.例文帳に追加

シリコン基板１の活性領域３の表面には第１のゲート絶縁膜５、浮遊ゲート電極６、第２のゲート絶縁膜７、制御ゲート電極８が積層形成されたゲート電極ＭＧが設けられている。 - 特許庁

A polysilicon spacer 170 is formed upon forming a first gate 120b as a floating gate, then, the spacer is oxidized to sharply form the configuration of the first gate 120b at a part approximated to a second gate (control gate) 230a.例文帳に追加

浮遊ゲートとしての第１ゲート１２０ｂ形成時にポリシリコンスペーサ１７０を形成し、これを酸化させて第１ゲート１２０ｂの形状を第２ゲート(コントロールゲート)２３０ａと近接する部分で鋭く形成する。 - 特許庁

A hollow structure 10 is formed between the lower part of a floating gate 9 and the impurity region on a P-type board 1, and a control gate 12 is formed on the surface of the floating gate 9 via an inter-polysilicon insulating film 11.例文帳に追加

フローティングゲート９下部とＰ型基板１上の不純物領域の間に中空構造１０を形成し、フローティングゲート９の表面にポリシリコン間絶縁膜１１を介してコントロールゲート１２を形成する。 - 特許庁

A hollow structure 10 is formed between the lower part of a floating gate 9 and the impurity area of a P-type board 1, and a control gate 12 is formed on the surface of the floating gate 9 through an inter- polysilicon insulation film 11.例文帳に追加

フローティングゲート９下部とＰ型基板１上の不純物領域の間に中空構造１０を形成し、フローティングゲート９の表面にポリシリコン間絶縁膜１１を介してコントロールゲート１２を形成する。 - 特許庁

To prevent the transfer of charges between adjoining floating gate electrode layers when an NONON multilayer film structure is employed as an intergate insulating film formed between the floating gate electrode layer and a control gate electrode layer.例文帳に追加

フローティングゲート電極層およびコントロールゲート電極層間に形成されるゲート間絶縁膜としてＮＯＮＯＮ積層膜構造を採用したときに、隣接するフローティングゲート電極層間の電荷移動を防ぐ。 - 特許庁

In addition, a tunnel insulating film is interposed between the spacer-like floating gate and control gate, and source and drain regions are formed in the semiconductor substrate on the outside of the spacer-like floating gate and spacer-like dummy pattern.例文帳に追加

スペーサ状浮遊ゲートと制御ゲートとの間にはトンネル絶縁膜が介在しており、スペーサ状浮遊ゲート及びスペーサ状ダミーパターンの外側の半導体基板内にはソース及びドレイン領域が形成されている。 - 特許庁

A gate insulating film 4, a polycrystalline silicon film 5 for a floating gate electrode, and a silicon nitride film 8 are laminated and formed on a silicon substrate 1.例文帳に追加

シリコン基板１に、ゲート絶縁膜４、浮遊ゲート電極用の多結晶シリコン膜５、シリコン窒化膜８を積層形成する。 - 特許庁

A cell is programmed by hot channel electron injection and erased by Fowler Nordheim tunneling of electrons from the floating gate to the gate electrode.例文帳に追加

セルはホット・チャンネル電子注入でプログラムされ、浮遊ゲートからゲート電極への電子ファウラー・ノルデハイム・トンネリングで消去される。 - 特許庁

Channel impurity concentration in a lower part of the auxiliary gate 223a is lower than the channel impurity concentration in a lower part of the floating gate 221b.例文帳に追加

また、補助ゲート２２３ａの下部のチャネル不純物濃度は、浮遊ゲート２２１ｂの下部のチャネル不純物濃度よりも低い。 - 特許庁

To improve the efficiency of erasing a cell by the specific dimensional relation of an erase gate with a floating gate.例文帳に追加

消去ゲートと浮遊ゲートとの間の特定の寸法関係によって、このようなセルの消去の効率を向上させること。 - 特許庁

A first transistor TRA has a floating gate FG, a control gate CG, a first conductive electrode, and a second conductive electrode.例文帳に追加

第１のトランジスタＴＲＡは、浮遊ゲートＦＧと、制御ゲートＣＧと、第１導通電極と、第２導通電極とを有する。 - 特許庁

A control gate electrode WL is formed on the semiconductor substrate between the floating gate 204a and the drain region 218d.例文帳に追加

浮遊ゲート２０４ａ及びドレイン領域２１８ｄの間の半導体基板上に制御ゲート電極ＷＬが形成される。 - 特許庁

BIDIRECTIONAL READING/PROGRAMMING NONVOLATILE FLOATING GATE MEMORY CELL HAVING INDEPENDENTLY CONTROLLABLE CONTROL GATE, ITS ARRAY AND FABRICATING METHOD例文帳に追加

独立制御可能な制御ゲートを持つ双方向性読出し／プログラム不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 - 特許庁

Electrically floating dummy gate electrodes 6b are embedded in the dummy trenches 15b through dummy gate insulating films 5b.例文帳に追加

各ダミートレンチ１５ｂ内には、ダミーゲート絶縁膜５ｂを介して、電気的にフローティングであるダミーゲート電極６ｂが埋め込まれている。 - 特許庁

After a first silicon film is formed on all the surface of the substrate where the floating gate electrode is formed, a tunnel insulating film and a second gate insulating film are formed on the side of the floating gate electrode and a part of the surface of the substrate adjacent to the floating gate electrode respectively by oxidizing the first silicon film.例文帳に追加

フローティングゲート電極が形成された基板の全体表面上に第１シリコン膜を形成した後、第１シリコン膜を酸化させることでフローティングゲート電極の側面及びフローティングゲート電極と隣接する基板の表面部位上にトンネル絶縁膜及び第２ゲート絶縁膜がそれぞれ形成される。 - 特許庁

To provide a flash memory element and a method for manufacturing it for configuring a floating gate so that the upper part can be made narrower than the lower part, for reducing the area of the floating gate while maintaining the overlap area between the control gate and the floating gate, and for reducing intercell interference without lowering a program speed.例文帳に追加

本発明は、フラッシュメモリ素子及びその製造方法に関するものであり、フローティングゲートを下部より上部が狭くなるように構成し、コントロールゲートとフローティングゲート間のオーバーラップ面積は維持させながらフローティングゲートの面積を減少させてプログラムスピード(program speed)の低下なしにセル間の干渉(interference)を減らすことを目的としている。 - 特許庁

The fin-type memory cell includes a fin-shaped active area AA, a floating gate electrode FG along a side face of the active area AA, and two control gate electrodes CG provided in the longitudinal direction of the active area AA with respect to the floating gate electrode FG to sandwich the floating gate electrode FG.例文帳に追加

本発明の例に関わるＦｉｎ型メモリセルは、フィン形状のアクティブエリアＡＡと、アクティブエリアＡＡの側面に沿うフローティングゲート電極ＦＧと、フローティングゲート電極ＦＧに対してアクティブエリアＡＡの長手方向に配置され、フローティングゲート電極ＦＧを挟み込む２つのコントロールゲート電極ＣＧとを備える。 - 特許庁

To restrain malfunctions due to variations in the floating gate threshold potential or the capacitance on a terminal, coupled capacitively with a floating gate or due to the noise or the fluctuation of input signals.例文帳に追加

フローティングゲートしきい値電位やフローティングゲートに容量結合される端子の容量値のバラツキに起因する誤動作、入力信号のノイズやゆらぎに起因する誤動作を抑制する。 - 特許庁

The insulating film 60 is formed through a heat treatment process, thereby surface roughness of an underlying floating gate is reduced, and an oxynitride thin-film 54 is formed on the floating gate.例文帳に追加

絶縁膜６０は熱処理工程によって形成され、これによって下部のフローティングゲートの表面粗度が減少され、酸化窒化物薄膜５４がフローティングゲート上に形成される。 - 特許庁

Accordingly, the maximum area of the interpolysilicon insulating film is secured with the floating gate, thus reducing an interval thereof with the floating gate down to 0.1 μm and simplifying its manufacturing method.例文帳に追加

従って、フローティングゲートでインタポリ絶縁膜が形成される面積を最大限確保して、フローティングゲート間の間隔を０．１μｍまで縮めながら製造工程を単純化できる。 - 特許庁

The common floating gate 13 is provided successively from the side face of the Si layer 5 to that of the Si layer 9, thus writing data to and erasing data from the common floating gate 13 by supplying two carriers, namely an electron and a hole.例文帳に追加

本発明によれば、共通のフローティング・ゲート１３に対する書き込みと消去とを、電子とホールのふたつのキャリア供給によって実現することができる。 - 特許庁

A flash EEPROM array includes a first row of EEPROM cells having a first floating gate electrode 40, and a second row of EEPROM cells having a second floating gate electrode 40.例文帳に追加

フラッシュＥＥＰＲＯＭアレイは第１浮遊ゲート電極４０を有するＥＥＰＲＯＭセル第１行と第２浮遊ゲート電極４０を有するＥＥＰＲＯＭセル第２行を含む。 - 特許庁

Further, the distance L1 between the floating diffusion region 8 and the output gate electrode 6 is set larger than the distance L2 between the floating diffusion region 8 and the reset gate electrode 11.例文帳に追加

また、フローティングディフュージョン領域８と出力ゲート電極６との間の距離Ｌ１は、フローティングディフュージョン領域８とリセットゲート電極１１との間の距離Ｌ２よりも大きい。 - 特許庁

Randomization from page to page helps to reduce program disturbs, user read disturbs, and floating gate to floating gate coupling that result from repeated and long term storage of specific data patterns.例文帳に追加

ページ単位ランダム化は、特定のデータパターンが繰り返し長期間にわたり蓄積されることから生じるプログラムディスターブ、ユーザリードディスターブ、フローティングゲート間結合を抑えるのに役立つ。 - 特許庁

A nonvolatile semiconductor storage element is provided with a floating gate electrode 9 and a dielectric capacitor 2 and a ferroelectric capacitor 3 respectively connected to the floating gate electrode 9.例文帳に追加

不揮発性半導体記憶素子は、浮遊ゲート電極９と、浮遊ゲート電極９にそれぞれ接続されている常誘電体キャパシタ２及び強誘電体キャパシタ３とを備えている。 - 特許庁

In the formula, V_1 is the potential difference between a drain contact plug 23 and the floating plate 17, D_1 is the interval between the drain contact plug 23 and the floating plate 17, V_2 is the potential difference between the gate electrode 14 and the floating plate 17, and D_2 is the interval between the gate electrode 14 and the floating plate 17.例文帳に追加

上記定義値は、Ｖ_1：ドレインコンタクトプラグ２３とフローティングプレート１７との電位差、Ｄ_1：ドレインコンタクトプラグ２３とフローティングプレート１７との間隔、Ｖ_2：ゲート電極１４とフローティングプレート１７との電位差、Ｄ_2：ゲート電極１４とフローティングプレート１７との間隔とする。 - 特許庁

On a semiconductor substrate 1, a first gate insulated film 2 is formed, a polycrystalline silicon film used as a floating gate 3 is subsequently allowed to grow, the floating gate 3 is subjected to patterning into a doughnut shape, a mouth shape, or U shape, and a second gate insulated film 4 is formed.例文帳に追加

半導体基板１上に、第１のゲート絶縁膜２を形成し、続けてフローティングゲート３となる多結晶シリコン膜を成長させ、フローティングゲート３をドーナッツ状，ロ字状またはコ字状にパターンニングした後、第２のゲート絶縁膜４を形成する。 - 特許庁

To easily ensure a focus margin, when forming a floating gate electrode pattern and a control gate electrode pattern in a floating gate type semiconductor memory device, in which an element isolation insulating film of a memory cell transistor is formed every other memory cell only under an erasing gate electrode.例文帳に追加

メモリセルトランジスタの素子分離絶縁膜をメモリセル一つおきに、消去ゲート電極の下にのみ形成したフローティングゲート型半導体記憶装置において、フローティングゲート電極やコントロールゲート電極パターン形成時のフォーカスマージンの確保を容易にする。 - 特許庁

The memory cell transistor has a floating gate electrode formed on the semiconductor substrate through a first gate insulating film, a first interelectrode insulating film arranged on the floating gate electrode, and a control gate electrode arranged on the first interelectrode insulating film.例文帳に追加

メモリセルトランジスタは、半導体基板上に第１のゲート絶縁膜を介して形成された浮遊ゲート電極と、浮遊ゲート電極上に配置される第１の電極間絶縁膜と、第１の電極間絶縁膜上に配置される制御ゲート電極とを有する。 - 特許庁

When erasing the data, the electrons are pulled away from the floating gate 5 into an eraser gate 9 by applying the eraser gate 9 with positive bias and the selection gate 8 with 0V or a negative bias and opening the other terminals.例文帳に追加

消去は消去ゲート９に正バイアス、選択ゲート８に０Ｖ又は負バイアスを印加し、他の端子を開放とし、浮遊ゲート５の電子を消去ゲート９に引き抜くことによって行う。 - 特許庁