「Floating gate」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

When the floating gate electrode 9 is separated by etching, at least one recess 20 and opening 22 are simultaneously formed on the floating gate electrode 9.例文帳に追加

浮遊ゲート電極９をエッチングにより分離する際に、同時に浮遊ゲート電極９上に同時に少なくとも１つの凹部２０及び開口部２２を形成する。 - 特許庁

This can prevent short-circuiting between adjacent floating gate electrodes FG.例文帳に追加

このため、隣り合うフローティングゲート電極ＦＧ間の短絡を防止することができる。 - 特許庁

In the method of manufacturing a floating gate memory structure 9, a columnar floating gate memory structure 9 provided with a thermally-grown oxide layer is formed on the lateral side.例文帳に追加

また、フローティングゲートメモリ構造９に作製方法に関し、横側の上に熱成長酸化物層を備えた柱状のフローティングゲート構造９が形成される。 - 特許庁

The method for forming the memory cell array comprises the step of forming a first floating gate region 42 between isolation regions 45 in a semiconductor substrate, the step of selectively forming a second floating gate region 48 only on the first floating gate region 42, the step of forming a dielectric layer 51 on at least the second floating gate region 48, and the step of forming a control gate layer 52 on the dielectric layer 51.例文帳に追加

アレイの形成方法は、半導体基板内のアイソレーション領域45間に、第1浮遊ゲート領域42を形成するステップと、第1浮遊ゲート領域42上のみに、第2浮遊ゲート領域48を選択的に形成するステップと、少なくとも第2浮遊ゲート領域48上に誘電層51を形成するステップと、誘電層51上に制御ゲート層52を形成するステップとを含む。 - 特許庁

In a floating gate type transistor having a floating gate which is provided on a silicon board via a tunnel insulating film, and a control gate which is provided on the floating gate via an insulating film between gates, a first oxynitriding film 4 or a second oxynitriding film 8 is formed between a silicon board 1 and a tunnel oxide film 3, or between floating gate electrode 5 and the tunnel oxide film 3.例文帳に追加

シリコン基板上にトンネル絶縁膜を介して設けられた浮遊ゲートと、浮遊ゲート上にゲート間絶縁膜を介して設けられた制御ゲートを有する浮遊ゲート型トランジスタにおいて、シリコン基板１とトンネル酸化膜３との間あるいは浮遊ゲート電極５とトンネル酸化膜３との間に制御して第１酸窒化膜４あるいは第２酸窒化膜８が形成される。 - 特許庁

When the pixel is reset, a tunnel current passes through the gate oxide thin film 18 to set the potential of the floating gate 16.例文帳に追加

画素をリセットする際に、トンネル電流がゲート酸化薄膜１８を通り抜けてフローティングゲート１６の電位を設定する。 - 特許庁

Phosphorous concentration of the gate electrode 9 is made higher than that of a part which is brought into contact with the tunnel film 7 of the floating gate 4.例文帳に追加

このとき、ゲート電極９のリン濃度を浮遊ゲート４のトンネル膜７に接する部分の濃度よりも高くする。 - 特許庁

Thus, the insulating film between the control gate 26 and the floating gate 9 is provided with a sufficient difference in film-thickness.例文帳に追加

これにより、コントロールゲート２６とフローティングゲート９との間の絶縁膜に十分な膜厚差を持たせることができる。 - 特許庁

To manufacture a semiconductor device having a fine STI in which the capacitances of a floating gate and a control gate are controlled accurately.例文帳に追加

フローティングゲートとコントロールゲートとの容量が正確に制御された微細なＳＴＩを持つ半導体装置を製造する。 - 特許庁

To provide a method of forming a split gate type flash memory which enables to form a tip of a floating gate into an acute angle.例文帳に追加

フローティングゲートのチップ部分を鋭角に形成することができるスプリットゲート型フラッシュメモリ形成方法を提供する。 - 特許庁

An interpoly insulation film is interposed between the floating-gate and the top, bottom and the side faces of the control gate.例文帳に追加

浮遊ゲートと、制御ゲートの上面、下面および内側面との間には、インターポリ絶縁膜が介在配置されている。 - 特許庁

To obtain a semiconductor memory device capable of reducing the area of a memory array block without narrowing the gate width of a floating gate.例文帳に追加

フローティングゲートのゲート幅を狭くすることなくメモリアレイブロックの面積を縮小できる半導体記憶装置を得る。 - 特許庁

The floating gate electrode 25 is formed before forming the inter-gate insulating film 27 and the capacitance insulating film 29.例文帳に追加

浮遊ゲート電極２５は、ゲート間絶縁膜２７及び容量絶縁膜２９を形成するよりも前に形成する。 - 特許庁

When no power source is supplied, the gate of the protective transistor QN is floating by the logic gate 4, showing a high ESD durability.例文帳に追加

電源未投入時、論理ゲート４により保護トランジスタＱＮのゲートはフローティングとなり、高いＥＳＤ耐性を示す。 - 特許庁

For example, a floating gate 4 is shaped to include a projection 21 in an EEPROM of double-layer gate structure.例文帳に追加

例えば、２層ゲート構造のＥＥＰＲＯＭにおいて、フローティングゲート４の形状を、突出部２１を有する形状とする。 - 特許庁

To provide a method for forming gate structures in a flash memory device capable of securing a margin between an active area and a floating gate.例文帳に追加

活性領域とフローティングゲートとの間のマージンを確保したフラッシュメモリ素子のゲート形成方法を提供すること。 - 特許庁

A control gate electrode is continuously formed on the first and second floating gate electrodes and the insulation isolation region.例文帳に追加

コントロールゲート電極が、第１、第２のフローティングゲート電極、及び絶縁分離領域の上に連続的に形成されている。 - 特許庁

A control gate 7 is provided near the floating gate 8 above a channel region of a surface layer in the semiconductor substrate 4.例文帳に追加

半導体基板４の表層のチャネル領域上には、フローティングゲート８に並設されるコントロールゲート７を構成する。 - 特許庁

A plug 63 connected to the wide region 15a of the auxiliary gate electrode is also connected with the dummy floating gate electrode 42.例文帳に追加

補助ゲート電極の幅広領域１５ａと接続するプラグ６３は、ダミー浮遊ゲート電極４２とも接続される。 - 特許庁

Flash memory cells are provided with high-k dielectric materials interposed between a floating polysilicon gate and a control gate.例文帳に追加

フラッシュメモリセルに、フローティングポリシリコンゲートとコントロールゲートとの間に位置するｈｉｇｈ−ｋ誘電材料が提供される。 - 特許庁

A floating gate 40 consisting of polysilicon is formed on a semiconductor substrate 20 through a gate insulating film 30.例文帳に追加

半導体基板２０の上にゲート絶縁膜３０を介してポリシリコンからなるフローティングゲート４０が設けられている。 - 特許庁

In the insulating film 60, capacitive coupling between the underlying floating gate and an overlying control gate is increased using the method.例文帳に追加

この方法で、絶縁膜６０は下部のフローティングゲートと上部のコントロールゲートとの間の容量結合を増加させる。 - 特許庁

Next, a floating gate 12, an insulating film 13, a control gate 14 and an on-gate oxide film 15 are formed by patterning said elements in a specific shape.例文帳に追加

次いで、これらを所定の形状にパターニングすることにより、浮遊ゲート１２、絶縁膜１３、制御ゲート１４及びゲート上酸化膜１５を得る。 - 特許庁

The diffused conductor forms a conductor path for connecting the gate line with the floating gate and varies the gate capacity thus varying the state of the memory cell.例文帳に追加

拡散導体は、ゲートラインを浮遊ゲートに結合する導体経路を形成し、ゲート容量を変化させ、これによりメモリセルの状態を変化させる。 - 特許庁

A method of performing operations on a flash memory device is used when a gate coupling factor between the floating gate and a control gate is lower than 0.4.例文帳に追加

フラッシュメモリ素子上で動作を行う方法であって、浮遊ゲートと制御ゲートの間にゲート結合率が０．４未満である場合に用いられる。 - 特許庁

The memory cell includes a select gate 3a, a floating gate 6, a first diffusion region 7a, a second diffusion region 7b, and a first control gate 11a.例文帳に追加

メモリセル部は、セレクトゲート３ａと、フローティングゲート６、第１の拡散領域７ａ、第２の拡散領域７ｂ、第１のコントロールゲート１１ａを有する。 - 特許庁

A memory cell is constituted of a MOS transistor having a floating gate 221b, a control gate 222a constituting a word line WL and an auxiliary gate 223a.例文帳に追加

メモリセルは、浮遊ゲート２２１ｂ、ワード線ＷＬを構成する制御ゲート２２２ａおよび補助ゲート２２３ａを有するＭＯＳトランジスタで構成される。 - 特許庁

The film thickness of the floating-gate insulating film 5 is greater than that of the select-gate insulating film 4a and the peripheral-circuit gate insulating film 4b.例文帳に追加

フローティングゲート絶縁膜５の膜厚は、セレクトゲート絶縁膜４ａ及び周辺回路ゲート絶縁膜４ｂの膜厚よりも厚く構成されている。 - 特許庁

This device includes a non-volatile memory element 20 having a floating gate to which holes or electrons are injected, a retention sensitivity cell 23 having a floating gate or a charge gain sensitivity cell 22 having a floating gate, electron/hole control circuit 24, 28 for controlling electron quantity or holes of the floating gate of the retention sensitivity cell 23 or the change gain sensitivity cell 22.例文帳に追加

正孔又は電子が注入されるフローティングゲートを有する不揮発性メモリ素子２０と、フローティングゲートを有するリテンション感度セル２３又はフローティングゲートを有するチャージゲイン感度セル２２と、前記リテンション感度セル２３又はチャージゲイン感度セル２２の前記フローティングゲートの電子量又は正孔を制御するための電子・正孔制御回路２４，２８とを含む。 - 特許庁

The memory cell gate electrode GE is formed of a floating gate electrode 32 and control gate electrodes 21 laminated on the upper surface of the electrode 32, and between them via an inter-gate insulation film 33.例文帳に追加

メモリセルゲート電極ＧＥは、浮遊ゲート電極３２と、その上面および相互間にゲート間絶縁膜３３を介して積層された、制御ゲート電極２１とから形成されている。 - 特許庁

A gate dielectric film 21, a floating gate electrode 22, a tunnel dielectric film 23 and a control gate electrode 24 are laminated sequentially on a channel semiconductor, where the floating gate electrode 22 and control gate electrode 24 have pointed ends 25 and 26 having curvatures on the tunnel dielectric film 23 side.例文帳に追加

チャネル半導体上にゲート誘電体膜２１、フローティングゲート電極２２、トンネル誘電体膜２３および制御ゲート電極２４が順に積層され、フローティングゲート電極２２と制御ゲート電極２４は、トンネル誘電体膜２３側に曲率を有する尖端部２５，２６を有する。 - 特許庁

This flash memory comprises a floating gate electrode 3, the polycrystalline inter-gate-electrode insulating film 5 provided on the floating gate electrode 3 whose minimum film thickness being ≥5 nm, and a control gate electrode 4 provided on the polycrystalline inter-gate-electrode insulating film 5.例文帳に追加

フラッシュメモリは、フローティングゲート電極３と、フローティングゲート電極３上に設けられ、最小膜厚が５ｎｍ以上である膜厚分布を有する多結晶のゲート電極間絶縁膜５と、多結晶のゲート電極間絶縁膜５上に設けられたコントロールゲート電極４とを具備している。 - 特許庁

The nonvolatile semiconductor storage has: a semiconductor substrate 1; a control gate 22 and a floating gate 3 formed side by side on a gate insulation film on a channel region in the semiconductor substrate 1; and an erasure gate 10 that faces an upper surface FUS of the floating gate 3.例文帳に追加

不揮発性半導体記憶装置は、半導体基板１と、半導体基板１中のチャネル領域上のゲート絶縁膜上に並んで形成されたコントロールゲート２２及びフローティングゲート３と、フローティングゲート３の上面ＦＵＳと対向する消去ゲート１０と、を備える。 - 特許庁

A select gate 6 and a floating gate 7 are formed on a silicon substrate 1 through gate oxide films 5 and 4, a drain region 2 is formed on the side of the floating gate 7, a source region 3 is formed on the side of the select gate 6, and a diffusion layer 11 is formed in the silicon substrate 1 located between the gates 6 and 7.例文帳に追加

シリコン基板１上に、ゲート酸化膜５，４を介して選択ゲート６，浮遊ゲート７が形成され、浮遊ゲート７の側方にドレイン領域２が、選択ゲート６の側方にソース領域３が、各ゲート６，７間に位置するシリコン基板１内に拡散層１１がそれぞれ形成されている。 - 特許庁

The inventive nonvolatile memory element comprises a gate insulation film formed on a semiconductor substrate, a floating gate formed on the gate insulation film, a dielectric film of (TaO)1-x(TiO)xN covering the floating gate, and a control gate formed on the dielectric film.例文帳に追加

本発明にかかる不揮発性メモリ素子は、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたフローティングゲートと、フローティングゲートを覆い、（ＴａＯ）_1-x（ＴｉＯ）_xＮからなる誘電体膜、そして、誘電体膜の上部に形成されたコントロールゲートを備える。 - 特許庁

This device comprises: a floating gate which is formed on a substrate by interposing a gate insulating film therebetween; a tunnel insulating film which is formed on the floating gate; a selecting gate electrode for inducing an implantation of an electric charge through the gate insulating film; and a controlling gate electrode for inducing a tunneling of an electric charge through the tunnel insulating film.例文帳に追加

この素子は、基板上にゲート絶縁膜を介在して形成された浮遊ゲートと、前記浮遊ゲート上に形成されたトンネル絶縁膜と、前記ゲート絶縁膜を通じる電荷の注入を誘導する選択ゲート電極と、前記トンネル絶縁膜を通じる電荷のトンネリングを誘導する制御ゲート電極と、を含む。 - 特許庁

DC currents are detected respectively by charging and discharging gates of a dummy memory cell transistor (MCT) and a reference floating gate transistor (DT) in which a floating gate and a control gate are short-circuited, and gate capacity of these transistors (MCT, DT) is calculated.例文帳に追加

ダミーメモリセルトランジスタ（ＭＣＴ）およびフローティングゲートとコントロールゲートが短絡された参照フローティングゲートトランジスタ（ＤＴ）のゲートを充放電して、直流電流をそれぞれ検出して、これらのトランジスタ（ＭＣＴ，ＤＴ）のゲート容量を算出する。 - 特許庁

Sections placed at the upper sections of the floating gate electrodes 7 in the control gate electrodes 9 are all used as silicide layers 9-2, and at least parts of the sections placed on the side faces of the floating gate electrodes 7 in the control gate electrodes 9 are used as silicon layers.例文帳に追加

コントロールゲート電極９のうちフローティングゲート電極７の上方に位置する部分は全てシリサイド層９−２であり、コントロールゲート電極９のうちフローティングゲート電極７の側面に位置する部分の少なくとも一部はシリコン層である - 特許庁

Moreover, on first and second floating gates 6, and on the first gate insulating film 5 between the first and second floating gates 6a and 6b, a control gate 9 is formed respectively through an inter-gate insulating film 7 and a second gate insulating film 8.例文帳に追加

また、第１及び第２の浮遊ゲート６上、並びに第１及び第２の浮遊ゲート６ａ、６ｂ間の第１のゲート絶縁膜５上に、ゲート間絶縁膜７及び第２のゲート絶縁膜８をそれぞれ介して制御ゲート９が設けられている。 - 特許庁

This makes it possible to form an acute edge on the upper edge portion of a floating gate FG.例文帳に追加

このため、フローティングゲートＦＧの上縁部に尖鋭なエッジを形成することができる。 - 特許庁

To reduce parasitic capacitance between a floating gate and a substrate without reducing the production yield.例文帳に追加

歩留まりを下げることなく、フローティングゲートと基板との間の寄生容量を減少させる。 - 特許庁

A control gate 51 is formed to cover these first and second floating gates.例文帳に追加

そして、これら第１及び第２フローティングゲートを覆うようにコントロールゲート５１を形成する。 - 特許庁

METHOD FOR FORMING FLOATING GATE WITH ALTERNATION ARRANGEMENT OF LINES OF FIRST AND SECOND MATERIALS例文帳に追加

第１および第２の材料のラインの交互配列を有するフローティングゲートの形成方法 - 特許庁

An insulating film provided below a floating gate electrode 9 comprises a first insulating film 6 placed at the lower both ends of the floating gate electrode and a second insulating film 8 sandwiched in between the above first insulating films, and placed at the lower middle of the floating gate electrode.例文帳に追加

浮遊ゲート電極９の下方に設けられた絶縁膜は、浮遊ゲート電極の下方の両端部に位置する第１の絶縁膜６と、第１の絶縁膜に挟まれ浮遊ゲート電極の下方の中間部に位置する第２の絶縁膜８とからなる。 - 特許庁

To provide a semiconductor device capable of preventing electrical connection between adjacent floating gate electrodes, and its manufacturing method.例文帳に追加

隣り合う浮遊ゲート電極間の電気的接続を防ぐことができるようにする。 - 特許庁