「INTER-CHIP」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

INTER-CHIP OPTICAL INTERCONNECTION CIRCUIT, ELECTRO-OPTICAL DEVICE AND ELECTRONIC APPLIANCE例文帳に追加

チップ間光インターコネクション回路、電気光学装置および電子機器 - 特許庁

To prevent the band width of inter-semiconductor chip data transfer from being reduced even when the connection failure of inter-chip wiring is occurred in a multi-chip semiconductor device.例文帳に追加

マルチチップ半導体装置において、チップ間配線が接続不良を起こした場合にも、半導体チップ間のデータ転送のバンド幅を低下させないようにする。 - 特許庁

METHOD AND APPARATUS FOR SUPPLYING REFERENCE VOLTAGE FOR INTER-CHIP COMMUNICATION例文帳に追加

チップ間通信のための基準電圧を供給する方法および装置 - 特許庁

A first semiconductor integrated circuit chip and a second semiconductor integrated circuit chip are laminated and mutually connected by an inter-chip connection electrode.例文帳に追加

第１の半導体集積回路チップと第２の半導体集積回路チップとを積層し、チップ間接続電極で互いに接続する。 - 特許庁

To accelerate inter-chip corresponding processing rate by transferring data between chips.例文帳に追加

チップ間でデータを転送して両チップで対応する処理を行うのをより高速化する。 - 特許庁

Furthermore, the inter-chip substitution is possible for all of the plurality of nonvolatile memory devices.例文帳に追加

更に、チップ間代替は、複数の不揮発性記憶装置全てに対して可能である。 - 特許庁

As a result, the inter-chip bandwidth consumed for maintaining coherence may be reduced.例文帳に追加

その結果、一貫性を維持するために消費するチップ間の帯域幅を低減できる。 - 特許庁

As a result, inter-chip bandwidth consumed for maintaining coherence may be reduced.例文帳に追加

その結果、一貫性を維持するために消費するチップ間の帯域幅を低減できる。 - 特許庁

The chip 1 is heated by means of the heater 2 and after the aging current Ie is fed to the chip 1 under this state, the feeble current Im is fed to the chip 1 and the inter-electrode voltage Vm1 of the chip 1 is detected.例文帳に追加

ヒータ２でチップ１を加熱し、その状態でチップ１にエージング電流Ｉeを流した後、チップ１に微弱電流Ｉmを流してチップ１の電極間電圧Ｖm1を検出する。 - 特許庁

Subsequently, the heating current Ih is fed to the chip 1, and the current to the chip 1 is returned to the feeble current Im, before the inter-electrode voltage Vm2 of the chip 1 is detected.例文帳に追加

次いで、チップ１に加熱電流Ｉhを流した後、チップ１に流す電流を微弱電流Ｉmに戻してチップ１の電極間電圧Ｖm2として検出する。 - 特許庁

To provide a method and an apparatus for supplying a reference voltage for an inter-chip communication.例文帳に追加

チップ間通信のための基準電圧を供給する方法および装置を提供すること。 - 特許庁

A substrate 14 for flip-chip bonding includes a lattice point 118 and an inter-lattice point 142.例文帳に追加

フリップチップボンディングのための基板１４は、格子点１１８及び格子間点１４２を有する。 - 特許庁

To improve the inter-chip signal quality of a semiconductor device having a plurality of semiconductor chips.例文帳に追加

複数の半導体チップを有する半導体装置のチップ間の信号品質の向上を図る。 - 特許庁

The groove 2 is formed on an inter-layer insulating film so as to transverse a chip 10 concerning the semiconductor device 1 including the chip 10 with the inter-layer insulating film.例文帳に追加

半導体装置１は、層間絶縁膜を有するチップ１０を備えた半導体装置において、チップ１０を横断するように、層間絶縁膜に溝２が形成されていることを特徴としている。 - 特許庁

To provide an on-chip router capable of reducing latency of inter-core communication without newly providing a buffer for inter-core communication, and a multi-core system using the same.例文帳に追加

コア間通信用のバッファを新たに設けることなく、コア間通信のレイテンシを低減可能なオンチップルータ及びそれを用いたマルチコアシステムを提供する。 - 特許庁

To provide a precoding technique for a spread-spectrum transmission system which advantageously addresses inter-code interference along accompanying multiuser and inter-chip interferences.例文帳に追加

マルチユーザに伴う符号間干渉およびチップ間干渉を処理するのに好都合な、スペクトラム拡散伝送システムに対するプレコーディング技術を提供する。 - 特許庁

Thus, the receiver (50) is able to provide inter-asynchronous chip communication in a multi-chip super-conductor circuit having low input currents without using any external RF clock.例文帳に追加

受信機（５０）は、外部ＲＦクロックを用いることなく、低入力電流を有するマルチチップ超伝導回路間の非同期チップ間通信を提供する。 - 特許庁

To provide a Sommerfeld waveguide (SF_WG) for inter-board or inter-chip connections, corresponding to a millimeter wave signal and having low loss, a wide bandwidth, and little transmission loss of bending.例文帳に追加

ミリ波信号に対応した、低損失、広帯域,曲りの伝送損失が小さいボード内接続、チップ内接続のためのゾンマーフェルト導波路（ＳＦ＿ＷＧ）を提供する。 - 特許庁

A core power supply voltage is supplied to a core circuit formed in the first semiconductor integrated circuit chip through the core power terminal of the second semiconductor integrated circuit chip and the inter-chip connection electrode.例文帳に追加

そして、第２の半導体集積回路チップのコア電源端子と、チップ間接続電極を介して、第１の半導体集積回路チップに形成されたコア回路にコア電源電圧を供給する。 - 特許庁

The substrate 110 has a structure in which an inter-chip connection wiring 106 for connecting the chips 104 is detoured to an opposite surface of the chip 104 side of the substrate 110.例文帳に追加

基板１１０は、チップ１０４間を接続するチップ間接続配線１０６を基板１１０のチップ１０４側の反対面まで迂回させた構造を有する。 - 特許庁

To provide multiple integrated circuit chip structure for performing inter-chip communication between integrated circuit chips having structure including neither an ESD protection circuit nor an input/output circuit.例文帳に追加

ＥＳＤ保護回路および入出力回路を持たない構造の集積回路チップ間のチップ間通信を行う多重集積回路チップ構造を提供する。 - 特許庁

To provide a laminated semiconductor integrated circuit device efficiently performing inter-chip communications across a plurality of semiconductor chips.例文帳に追加

積層半導体集積回路装置に関し、複数枚の半導体チップを飛び越したチップ間通信を効率的に行う。 - 特許庁

In screen saver mode, a timing signal TM of the side of a master chip 10m is supplied to the side of a slave chip 10s through inter-chip interlacing 13 and the two chips 10m and 10s operate in the same timing.例文帳に追加

スクリーンセーバー・モード時、チップ間インタフェース１３によって、マスターチップ１０ｍ側のタイミング信号ＴＭ等がスレーブチップ１０ｓ側に供給され、２つのチップ１０ｍ，１０ｓは同一のタイミングで動作する。 - 特許庁

The first electrode 101 is connected to the second electrode 103 by a first inter-chip wiring 108 formed between the main surface of the first semiconductor chip 102, the side surface of the second semiconductor chip 104, and the main surface of the second semiconductor chip 104.例文帳に追加

第１の電極１０１と第２の電極１０３とは、第１の半導体チップ１０２の主面、第２の半導体チップ１０４の側面及び第２の半導体チップ１０４の主面にかけて形成された第１のチップ間配線１０８により接続されている。 - 特許庁

DIRECT INTER-THREAD COMMUNICATION BUFFER THAT SUPPORTS SOFTWARE CONTROLLED ARBITRARY VECTOR OPERAND SELECTION IN DENSELY THREADED NETWORK ON CHIP例文帳に追加

高密度スレッド化ネットワーク・オン・ア・チップにおけるソフトウェア制御の任意ベクトル・オペランド選択をサポートする直接スレッド間通信バッファ - 特許庁

The routing IC 201 serves as an interposer which does inter-pin wiring between an upper and a lower chip, and passive elements can be integrated.例文帳に追加

ルーティング用ＩＣ２０１は、その上下にあるチップのピン間配線を行うインターポーザであり、受動素子を集積することができる。 - 特許庁

A photocoupler 1 constituted only of an inter-chip mold by a translucent electricity insulating resin 5 is mounted on a printed substrate 11.例文帳に追加

半透明の電気絶縁性樹脂５によるチップ間モールドのみで構成されたフォトカプラ１をプリント基板上１１に実装している。 - 特許庁

The test pattern input from and output to an inter-chip connection pad of the semiconductor chip to be made an object of a functional test is generated by using a boundary scan of another semiconductor chip, and is composed with the test pattern input from and output to the pad connected to the external terminal.例文帳に追加

他の半導体チップのバウンダリスキャンを用いて機能テストの対象とする半導体チップのチップ間接続パッドから入出力されるテストパターンを生成し、外部端子に接続されるパッドから入出力されるテストパターンと合成する。 - 特許庁

For an IC chip 10, circuit wiring relating to elements is provided through the elements and an inter-layer insulation film not shown in the figure on a semiconductor substrate 11, and an IC chip internal region 12 is constituted.例文帳に追加

ＩＣチップ１０は、半導体基板１１上に図示しない素子及び層間絶縁膜を介して素子に関係する回路配線が設けられ、ＩＣチップ内部領域１２が構成されている。 - 特許庁

To improve the performance of a multi-chip data decoder constituted for a symmetrical differential phase deviation keying modulation format for excelling conventional inter-symbol difference detection by using a multi-chip observation interval.例文帳に追加

対称差分位相偏移キーイングの変調フォーマットに対して構成されたマルチチップ・データ・デコーダであり、マルチチップ観察間隔を用いて従来のシンボル間の差分検出に勝るよう性能を改善する。 - 特許庁

To provide inter-device data communication method and system capable of materializing high speed data communication even in the case of using an inexpensive one-chip microcontroller.例文帳に追加

低価格なワンチップマイクロコントローラにおいても、高速なデータ通信を実現する装置間のデータ通信方法及びそのシステムを提供する。 - 特許庁

A seal ring 104 continuously surrounding a chip area 102 is formed in inter layer insulating films 105, 107 formed on a substrate 101.例文帳に追加

基板１０１上に形成された層間絶縁膜１０５及び１０７に、チップ領域１０２を連続的に取り囲むシールリング１０４が形成されている。 - 特許庁

In the multi-layer structure of the inter layer insulating films 105 to 109 in the surrounding portion of the chip area 102, a seal ring 104 penetrating the multi-layer structure and continually surrounding the chip area 102 is formed.例文帳に追加

チップ領域１０２の周縁部における層間絶縁膜１０５〜１０９の積層構造に、該積層構造を貫通し且つチップ領域１０２を連続的に取り囲むシールリング１０４が形成されている。 - 特許庁

At the periphery of the chip region 102, the seal ring 104 is formed on the laminated structure of inter-layer insulating films 106-108 to penetrate the laminated structure and surround the chip region 102 continuously.例文帳に追加

チップ領域１０２の周縁部における層間絶縁膜１０６〜１０８の積層構造に、該積層構造を貫通し且つチップ領域１０２を連続的に取り囲むシールリング１０４が形成されている。 - 特許庁

To provide a method and a device for manufacturing a multi-chip module, which is capable of carrying out a processing operation at a high speed and where inter-chip wirings are made micronized, and the circuit patterns of built-in semiconductor chips are aligned and arranged with high accuracy.例文帳に追加

チップ間配線が微細化され、組込む半導体チップの回路パターン位置を高精度に位置調整して配置し、かつ処理速度の速いＭＣＭの製造方法および製造装置を提供する。 - 特許庁

The reliability of the multiple printed circuit board is improved, so that delaminations between an inter layer resin insulation layer 50 and a core substrate 30, and the interlayer resin insulation layer 50 and the IC chip near the corner are prevented, also the cracking in the inter layer insulation layer 50 is prevented.例文帳に追加

このため、角部の近傍で、コア基板３０と層間樹脂絶縁層５０、ＩＣチップと層間樹脂絶縁層５０との剥離、及び、層間樹脂絶縁層５０でのクラックの発生を防ぎ、多層プリント配線板の信頼性を向上させる。 - 特許庁

On the inter layer insulating film 107, a first passivation film 109 having an opening 131 is formed outside the seal ring 104 viewed from the chip area 102.例文帳に追加

層間絶縁膜１０７の上に、チップ領域１０２から見てシールリング１０４の外側に開口部１３１を有する第１のパッシベーション膜１０９が形成されている。 - 特許庁

Wiring 112, 114, 116 are formed on the inter layer insulating films 105 to 109 of the chip area 102 and via holes 111, 113, 115 are formed on them too.例文帳に追加

チップ領域１０２の層間絶縁膜１０５〜１０９には配線１１２、１１４、１１６が形成されていると共にビア１１１、１１３、１１５が形成されている。 - 特許庁

Thus, the inter-chip signal quality is improved in the semiconductor device by maintaining the miniaturization of a semiconductor device (BGA8) having a plurality of semiconductor chips.例文帳に追加

これにより、複数の半導体チップを有する半導体装置（ＢＧＡ８）の小型化を維持した上で半導体装置内のチップ間の信号品質の向上を図ることができる。 - 特許庁

In this evaluation system, a controller 32 indicates a failure mode to a relay box 22, turns on and off relay and generates a failure state of each inter-pin between an ECU board 16 and a CPU chip 28.例文帳に追加

コントローラ３２がリレーボックス２２に不良モードを指示して、リレーをオンオフして、ＥＣＵボード１６とＣＰＵチップ２８の各ピン間における不良状態を発生する。 - 特許庁

In the chip region 102, wirings 112, 114 and 116 and via-holes 111, 113 and 115 are formed in the inter-layer insulating films 106-108, respectively.例文帳に追加

チップ領域１０２の層間絶縁膜１０６〜１０８には配線１１２、１１４、１１６が形成されていると共にビア１１１、１１３、１１５が形成されている。 - 特許庁

Each of semiconductor chips constituting the laminated semiconductor integrated circuit device having a laminate structure constituted by laminating four or more semiconductor chips in the same outward appearance includes a first transmission/reception coil for long-range inter-chip communication, and a second transmission/reception coil for short-range inter-chip communication which has a smaller size than the first transmission/reception coil.例文帳に追加

同一外観形状の半導体チップを４枚以上積層した積層構造を有する積層半導体集積回路装置を構成する前記各半導体チップに長距離チップ間通信用の第１の送受信用コイルと、前記第１の送受信用コイルよりサイズの小さな近距離チップ間通信用の第２の送受信用コイルとを備える。 - 特許庁

An element structure 4 to be measured having the same pattern as that of a structure 2 being the object of the management, of the film thickness of the residual film of an inter-layer insulating film in a chip 1 and optical film thickness measuring patterns 5 and 6 are arranged in a scribe line 3 outside the chip 1 as a pair.例文帳に追加

チップ１内の層間絶縁膜の残膜の膜厚を管理する対象となる構造２と同じパターンの被測定対象素子構造４と、光学式膜厚測定パターン５，６とを１組にして、チップ１外のスクライブライン３に設ける。 - 特許庁

To obtain the image reader where an interval among 3 primary color signal line sensors is not widen, a capacitance of an inter-line distance correction memory used externally is not increased, a chip area is not widened in the case that the reader is realized to be an IC chip and image processing is not made complicated.例文帳に追加

３原色信号用ラインセンサ間の間隔が広くならず、外部で使用するライン間距離補正メモリの容量が大きくならず、ＩＣチップ化した場合、チップ面積が広くならずして、画像処理が複雑にならないものを得る。 - 特許庁

To guarantee a wiring route from a block edge terminal while preventing the wiring of an inter-block net from being detoured at the time of intra-chip wiring when designing the hierarchical mount of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の階層実装設計におけるチップ内配線時に、ブロック間ネットの配線迂回を防ぎながら、ブロックエッジ端子からの配線経路を保証する。 - 特許庁